JPH02201569A - マイクロプロセッサ間通信方式 - Google Patents
マイクロプロセッサ間通信方式Info
- Publication number
- JPH02201569A JPH02201569A JP1990889A JP1990889A JPH02201569A JP H02201569 A JPH02201569 A JP H02201569A JP 1990889 A JP1990889 A JP 1990889A JP 1990889 A JP1990889 A JP 1990889A JP H02201569 A JPH02201569 A JP H02201569A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- interrupt
- slave
- microprocessors
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はマイクロプロセッサ間の通信方式に関し、特に
マイクロプロセッサ間にデータ保持手段を何し、書込み
、読出しデータを該保、持手段に一μ書込み、相手マイ
クロプロセッサに伝達する方式に関する。
マイクロプロセッサ間にデータ保持手段を何し、書込み
、読出しデータを該保、持手段に一μ書込み、相手マイ
クロプロセッサに伝達する方式に関する。
［従来の技術］
従来、この種のマイクロプロセッサ間通信は、１つの主
マイクロプロセッサと１つの従マイクロプロセッサ間で
行われており、主マイクロプロセッサから従マイクロプ
ロセッサに割込み信号線が設けられている。
マイクロプロセッサと１つの従マイクロプロセッサ間で
行われており、主マイクロプロセッサから従マイクロプ
ロセッサに割込み信号線が設けられている。
［発明が解決しようとする課題］
上述した従来のマイクロプロセッサ間通信方式では、複
数の従マイクロプロセッサが存在する時、すべての従マ
イクロプロセッサに個々に割込み信号を設ける必要があ
り、信号線数が増加するという欠点がある。
数の従マイクロプロセッサが存在する時、すべての従マ
イクロプロセッサに個々に割込み信号を設ける必要があ
り、信号線数が増加するという欠点がある。
１３Ｍを解決するための手段〕
本発明によるマイクロプロセッサ間通信方式は、１つの
主マイクロプロセッサと、複数の従マイクロプロセッサ
と、前記主マイクロプロセッサと前記従マイクロプロセ
ッサとを接続するデータバスと、前記データバスに接続
され、マイクロプロセッサ間の通信データを一時的に保
持する手段と、主マイクロプロセッサが従マイクロプロ
セッサに割込みを発生させることが可能な、主マイクロ
プロセッサとすべての従マイクロプロセッサをいもづる
式に接続した割込み信号線と、従マイクロプロセッサが
主マイクロプロセッサから前記割込み信号線を介して割
込みを受付けた時、自マイクロプロセッサ宛の時のみを
発生させる為の、従マイクロプロセッサごとに存在する
割込み有効フラグとを有している。
主マイクロプロセッサと、複数の従マイクロプロセッサ
と、前記主マイクロプロセッサと前記従マイクロプロセ
ッサとを接続するデータバスと、前記データバスに接続
され、マイクロプロセッサ間の通信データを一時的に保
持する手段と、主マイクロプロセッサが従マイクロプロ
セッサに割込みを発生させることが可能な、主マイクロ
プロセッサとすべての従マイクロプロセッサをいもづる
式に接続した割込み信号線と、従マイクロプロセッサが
主マイクロプロセッサから前記割込み信号線を介して割
込みを受付けた時、自マイクロプロセッサ宛の時のみを
発生させる為の、従マイクロプロセッサごとに存在する
割込み有効フラグとを有している。
［実施例］
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例によるマイクロプロセッサ間
通信方式の構成を示すブロック図である。
通信方式の構成を示すブロック図である。
本実施例のマイクロプロセッサ間通信方式は、主マイク
ロプロセッサ２と、従マイクロプロセッサ３−１．・・
・、３−Ｎと、主マイクロプロセッサ２と従マイクロプ
ロセッサ３−１．・・・、３−Ｎ間の通信データを一時
保持するメモリ部１と、主マイクロプロセッサ２が送出
する割込信号が有効であるかどうかを示す割込有効フラ
グ５−１．・・・５−Ｎと、割込み有効フラグ５−１．
・・・、５−Ｎの出力信号と割込み信号の論理積をとる
論理積回路４−１．・・・、４−Ｎと、割込み信号線７
とを備えている。
ロプロセッサ２と、従マイクロプロセッサ３−１．・・
・、３−Ｎと、主マイクロプロセッサ２と従マイクロプ
ロセッサ３−１．・・・、３−Ｎ間の通信データを一時
保持するメモリ部１と、主マイクロプロセッサ２が送出
する割込信号が有効であるかどうかを示す割込有効フラ
グ５−１．・・・５−Ｎと、割込み有効フラグ５−１．
・・・、５−Ｎの出力信号と割込み信号の論理積をとる
論理積回路４−１．・・・、４−Ｎと、割込み信号線７
とを備えている。
次に、本実施例の動作について説明する。
マイクロプロセッサ間通信は、生マイクロプロセッサ２
が従マイクロプロセッサ３−１．・・・、３−Ｎの内の
一つに対してデータを送出する場合と主マイクロプロセ
ッサ２が従マイクロプロセッサ３−１．・・・、３−Ｎ
の内の１つからデータを受取る場合がある。
が従マイクロプロセッサ３−１．・・・、３−Ｎの内の
一つに対してデータを送出する場合と主マイクロプロセ
ッサ２が従マイクロプロセッサ３−１．・・・、３−Ｎ
の内の１つからデータを受取る場合がある。
送出する場合、主マイクロプロセッサ２は、送出すべき
データ、送出先レジスタ等のアドレスおよび送出を表わ
すコードをメモリ部１の通信エリアに書込む。
データ、送出先レジスタ等のアドレスおよび送出を表わ
すコードをメモリ部１の通信エリアに書込む。
受取る場合、主マイクロプロセッサ２は、受取りたいデ
ータのレジスタ等のアドレスおよび受取りを表わすコー
ドをメモリ部ｌの前記通信エリアに書込む。
ータのレジスタ等のアドレスおよび受取りを表わすコー
ドをメモリ部ｌの前記通信エリアに書込む。
上記処理を行った後、主マイクロプロセッサ２は、相手
先従マイクロプロセッサ３−１．・・・ ３−Ｎに対応
する割込み有効フラグ５−１．・・・ ５−Ｎのうちの
１つをデータバス６を介してセットし、割込み信号線７
を論理“１″レベルとする。
先従マイクロプロセッサ３−１．・・・ ３−Ｎに対応
する割込み有効フラグ５−１．・・・ ５−Ｎのうちの
１つをデータバス６を介してセットし、割込み信号線７
を論理“１″レベルとする。
論理積回路４−１．・・・、４−Ｎは、割込み有効フラ
グ５−１．・・・、５−Ｎがセットされている場合、従
マイクロプロセッサ３−１．・・・、３−Ｎに割込みを
おこす。以下の説明では、割込み有効フラグ５−１がセ
ットされたと仮定する。
グ５−１．・・・、５−Ｎがセットされている場合、従
マイクロプロセッサ３−１．・・・、３−Ｎに割込みを
おこす。以下の説明では、割込み有効フラグ５−１がセ
ットされたと仮定する。
さて、割込みを受けた後、従マイクロプロセッサ３−１
はメモリ部１の通信エリアを読出し、送出指示であれば
送出データを取込ろ、受取り指示であれば指定されたデ
ータをメモリ部１内の通信エリアに書込む。
はメモリ部１の通信エリアを読出し、送出指示であれば
送出データを取込ろ、受取り指示であれば指定されたデ
ータをメモリ部１内の通信エリアに書込む。
次に従マイクロプロセッサ３−１は、割込み有効フラグ
５−１をリセットし、処理を終了する。
５−１をリセットし、処理を終了する。
主マイクロプロセッサ２は、割込み有効指示フラグ５−
１を監視することにより、従マイクロプロセッサ３−１
の処理が終了したことを知り、データ受取りの場合はメ
モリ部１上の通信エリアからデータを取出す。
１を監視することにより、従マイクロプロセッサ３−１
の処理が終了したことを知り、データ受取りの場合はメ
モリ部１上の通信エリアからデータを取出す。
［発明の効果］
以上説明したように本発明は、割込み信号線を主マイク
ロプロセッサとすべての従マイクロプロセッサにいもづ
る式に接続し、各従マイクロプロセッサに割込み有効フ
ラグを持たせ、該フラグが論理“１″レベルの時のみ従
マイクロプロセッサに割込みを起こすことにより、割込
み信号線を増加させることなく個々の従マイクロプロセ
ッサに個別に割込み信号線を設けた場合と同じ効果を上
げることができ、信号線数を減少させることができる。
ロプロセッサとすべての従マイクロプロセッサにいもづ
る式に接続し、各従マイクロプロセッサに割込み有効フ
ラグを持たせ、該フラグが論理“１″レベルの時のみ従
マイクロプロセッサに割込みを起こすことにより、割込
み信号線を増加させることなく個々の従マイクロプロセ
ッサに個別に割込み信号線を設けた場合と同じ効果を上
げることができ、信号線数を減少させることができる。
第１図は本発明の一実施例によるマイクロプロセッサ間
通信方式の構成を示すブロック図である。 １・・・メモリ部、２・・・主マイクロプロセッサ、３
−１．・・・、３−Ｎ・・・従マイクロプロセッサ、４
−１、・・・、４〜Ｎ・・・論理積回路、５−１．・・
・、５−Ｎ・・・割込み有効フラグ。
通信方式の構成を示すブロック図である。 １・・・メモリ部、２・・・主マイクロプロセッサ、３
−１．・・・、３−Ｎ・・・従マイクロプロセッサ、４
−１、・・・、４〜Ｎ・・・論理積回路、５−１．・・
・、５−Ｎ・・・割込み有効フラグ。
Claims (1)
- １、１つの主マイクロプロセッサと、複数の従マイクロ
プロセッサと、前記主マイクロプロセッサと前記複数の
従マイクロプロセッサとを接続するデータバスと、前記
データバスに接続され、マイクロプロセッサ間の通信デ
ータを一時的に保持する保持手段と、前記主マイクロプ
ロセッサが前記従マイクロプロセッサに割込み発生させ
ることが可能な、前記主マイクロプロセッサとすべての
従マイクロプロセッサとをいもづる式に接続した割込み
信号線と、前記従マイクロプロセッサが前記主マイクロ
プロセッサから前記割込み信号線を介して割込みを受付
けた時、自マイクロプロセッサ宛の時のみ割込みを発生
させる為の、前記従マイクロプロセッサごとに存在する
割込み有効フラグとを含むことを特徴とするマイクロプ
ロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990889A JPH02201569A (ja) | 1989-01-31 | 1989-01-31 | マイクロプロセッサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990889A JPH02201569A (ja) | 1989-01-31 | 1989-01-31 | マイクロプロセッサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02201569A true JPH02201569A (ja) | 1990-08-09 |
Family
ID=12012314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990889A Pending JPH02201569A (ja) | 1989-01-31 | 1989-01-31 | マイクロプロセッサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02201569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192128A (ja) * | 2007-01-11 | 2008-08-21 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
| US8645668B2 (en) | 2007-01-11 | 2014-02-04 | Sony Corporation | Information processing apparatus, information processing method and computer program |
-
1989
- 1989-01-31 JP JP1990889A patent/JPH02201569A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192128A (ja) * | 2007-01-11 | 2008-08-21 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
| US8645668B2 (en) | 2007-01-11 | 2014-02-04 | Sony Corporation | Information processing apparatus, information processing method and computer program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557625B2 (ja) | 情報処理装置 | |
| JPS63255760A (ja) | 制御システム | |
| JPH04230558A (ja) | ダイレクト・メモリ・アクセス装置 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPS585867A (ja) | デ−タ伝送方法および装置 | |
| US5640570A (en) | Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer | |
| JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS6362064A (ja) | バス変換装置 | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH01188975A (ja) | マルチプロセッサに於ける高速データ転送方式 | |
| JPH0113575B2 (ja) | ||
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH06149749A (ja) | 複数プロセッサ間におけるデータ転送方式 | |
| JPH01145754A (ja) | データ転送方式 | |
| JPS61184655A (ja) | デ−タ転送方式 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS62245356A (ja) | デ−タ転送方式 | |
| JPH01234962A (ja) | バス制御方式 | |
| JPS62245355A (ja) | バス中継装置 | |
| JPH04163656A (ja) | バイトポジション変更装置 |