JP3557625B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP3557625B2 JP3557625B2 JP19648593A JP19648593A JP3557625B2 JP 3557625 B2 JP3557625 B2 JP 3557625B2 JP 19648593 A JP19648593 A JP 19648593A JP 19648593 A JP19648593 A JP 19648593A JP 3557625 B2 JP3557625 B2 JP 3557625B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- bus line
- external device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【産業上の利用分野】
本発明は、計算機、プリンタ、OA機器等の情報処理装置に関し、詳しくは送受信処理が可能な双方向インタフェースを備えた情報処理装置に関する。
【0002】
【従来の技術】
従来より、計算機、プリンタ、OA機器等の情報処理装置において、例えばホストコンピュータからのデータ受信及びホストコンピュータへのデータ送信を実行するために双方向インタフェースを備えたものが知られている。そして、この従来の情報処理装置においては、双方向へのデータ通信を行うために、双方向インタフェースへ特定の方向切り換え制御信号を送ることによって切り換えていた。
【0003】
【発明が解決しようとする課題】
しかしながら、こうした従来の情報処理装置は、特定の方向切り換え制御信号によって方向切り換えを行っているので、その方向切り換え制御信号を送るための信号ライン及びCPUにおいて方向切り換えのための制御処理が必要となって来る。
【0004】
そこで本発明は、上記の課題を解決することを目的とし、特定の方向切り換え制御信号を使用することなく、双方向インタフェースにおける方向切り換えを可能とした情報処理装置を提供することにある。
【0005】
【課題を解決するための手段】
かかる目的を達成すべく、本発明は課題を解決するための手段として次の構成を取った。即ち、請求項1に係る発明は、
外部装置とのデータ信号の送受信処理が可能な双方向インタフェースを備えた情報処理装置であって、
上記双方向インタフェースが、
上記外部装置へデータ信号を送信するための複数の送信用バスラインと、
上記外部装置からデータ信号を受信するための複数の受信用バスラインと、
上記送信用バスライン及び受信用バスラインに接続され、上記送信用バスライン若しくは受信用バスラインのうちのどちらか一方により伝達されるデータ信号によって送受信の方向を自動的に切り換え可能な切換手段と、
を備え、
上記切換手段が、
通常状態では、上記外部装置からデータ信号を受信する受信モードか又は上記外部装置へデータ信号を送信する送信モードのいずれかにされていると共に、
出力側では上記複数の受信用バスラインのそれぞれに、入力側では外部装置通信用データバスラインにそれぞれ接続された複数の受信用バッファと、
入力側では上記複数の送信用バスラインのそれぞれに、出力側では上記外部装置通信用データバスラインにそれぞれ接続された複数のスリーステートバッファと、を備え、
各送信用バスラインは、上記複数のスリーステートバッファの各イネーブル端子にそれぞれ接続されたことを特徴とする。
また、請求項2に係る発明は、
外部装置とのデータ信号の送受信処理が可能な双方向インタフェースを備えた情報処理装置であって、
上記双方向インタフェースが、
上記外部装置へデータ信号を送信するための複数の送信用バスラインと、
上記外部装置からデータ信号を受信するための複数の受信用バスラインと、
上記送信用バスライン若しくは受信用バスラインのうちのどちらか一方により伝達されるデータ信号によって送受信の方向を自動的に切り換え可能な切換手段と、
を備え、
上記切換手段が、
出力側では上記複数の受信用バスラインのそれぞれに、入力側では外部装置通信用データバスラインにそれぞれ接続された複数の受信用バッファと、
入力側では地面に、出力側では上記外部装置通信用データバスラインにそれぞれ接続された複数のスリーステートバッファと、を備え、
各送信用バスラインは、上記複数のスリーステートバッファの各イネーブル端子にそれぞれ接続されたことを特徴とする。
【0006】
【作用】
上記構成を有する請求項1に係る情報処理装置によれば、双方向インタフェースにおける送信用バスライン及び受信用バスラインに接続された切換手段が、出力側では複数の受信用バスラインのそれぞれに、入力側では外部装置通信データバスラインにそれぞれ接続された複数の受信用バッファと、入力側では送信用バスラインにのそれぞれに、出力側では外部装置通信データバスラインにそれぞれ接続された複数のスリーステートバッファと、を備え、各送信用バスラインは、上記複数のスリーステートバッファの各イネーブル端子にそれぞれ接続されている。そして、切換手段は、送信用バスライン若しくは受信用バスラインのうちのどちらか一方により伝達されるデータ信号によって送受信の方向を自動的に切り換える。例えば、送信用バスラインの信号によって切り換えるものを例に取って説明すると、通常は受信用バスラインを介して信号を入力する受信モードになっており、送信したいときには送信用バスラインを介して信号を出力すると、その送信信号そのものによって切換手段が本インターフェースを送信モードに切り換える。もちろん受信用バスラインの信号によって切り換えるようにしてもよく、その場合、通常は送信用バスラインを介して信号を出力する送信モードになっており、受信したいときには受信用バスラインを介して信号が入力されると、その受信信号そのものによって切換手段がインターフェースを受信モードに切り換える。
【0007】
このように特定の方向切り換え制御信号を使用することなく、ハード構成のみで双方向インタフェースにおける方向切り換えが可能となる。従って、方向切換制御信号による方向切り換えを待って送信あるいは受信を行うのに比べ、送信あるいは受信する対象の信号そのものによって方向切り換えが可能なのでレスポンスの向上が期待できる。
また、請求項2に係る情報処理装置によれば、双方向インタフェースの切換手段が、出力側では複数の受信用バスラインのそれぞれに、入力側では外部装置通信データバスラインにそれぞれ接続された複数の受信用バッファと、入力側では地面に、出力側では外部装置通信データバスラインにそれぞれ接続された複数のスリーステートバッファと、を備え、各送信用バスラインは、上記複数のスリーステートバッファの各イネーブル端子にそれぞれ接続されている。そして、切換手段は、送信用バスライン若しくは受信用バスラインのうちのどちらか一方により伝達されるデータ信号によって送受信の方向を自動的に切り換える。
【0008】
【実施例】
以下、本発明の実施例を図面と共に説明する。図1は本発明の情報処理装置をプリンタに適用した場合の双方向インタフェースの一実施例を示す回路図、図2はそのプリンタ1の概略構成を示すブロック図である。
【0009】
プリンタ1は外部のホストコンピュータ3と接続されており、双方向インタフェース5を介してデータ通信を行う。双方向インタフェース5においては、ホスト通信用データバス7を通じてホストコンピュータ3からのデータを受信したりホストコンピュータ3へデータを送信したりする。双方向インタフェース5はプリンタ内部データバス9を介してプリンタ1のCPU、ROM、RAM等と接続されている。なお、これらは本発明の主要部ではないので、図示を省略する。
【0010】
次に、本実施例の双方向インタフェース5の回路構成を図1を参照して説明する。図1に示すように、本双方向インタフェース5は、抵抗器11−1〜11−8、受信用バッファ13−1〜13−8、受信用データバス15−1〜15−8、受信用データレジスタ17、送信用スリーステートバッファ23−1〜23−8、送信用データバス25−1〜25−8、送信用データレジスタ27、等により構成されている。本双方向インタフェース5はパラレルインターフェースであり、受信用データレジスタ17と送信用データレジスタ27以外は8組ずつ備えている。
【0011】
その接続状態を説明すると、ホスト通信用データバス7−1〜7−8が抵抗器11−1〜11−8によりプルアップされ、受信用バッファ13−1〜13−8の入力及び送信用スリーステートバッファ23−1〜23−8の出力側に接続されている。受信側は、受信用バッファ13−1〜13−8からのバッファ出力が受信用データバス15−1〜15−8、受信用データレジスタ17を介してプリンタ内部データバス9−1〜9−8に接続されている。一方、送信側は、送信用スリーステートバッファ23−1〜23−8の入力側はGNDに接続され、送信用スリーステートバッファ23−1〜23−8のイネーブル端子24−1〜24−8には、プリンタ内部データバス9−1〜9−8、送信用データレジスタ27を介した送信用データバス25−2〜25−8が接続されている。
【0012】
次に本実施例のプリンタ1における双方向インタフェース5の作動について説明する。
ホストコンピュータ3からホスト通信用データバス7−1〜7−8を介して入力される受信データは、そのまま受信用バッファ13−1〜13−8を通して、Highレベル(以下単にHと記す)なら「H」、Lowレベル(以下単にLと記す)なら「L」として出力され、受信用データバス15−1〜15−8より受信用データレジスタ17に格納される。
【0013】
一方、送信用データレジスタ27に格納される送信データは、送信時に出力されて、送信用データバス25−1〜25−8より送信用スリーステートバッファ23−1〜23−8のイネーブル端子24−1〜24−8に入力される。ここで、送信用スリーステートバッファ23−1〜23−8の入力はGNDに接続され「L」に固定されているため、送信用データバス25−1〜25−8を介してイネーブル端子24−1〜24−8に入力する送信データが「L」であった場合、送信用スリーステートバッファ23−1〜23−8からは、その送信用スリーステートバッファ23−1〜23−8への入力値が出力され、出力は「L」となる。
【0014】
また、イネーブル端子24−1〜24−8に入力する送信データが「H」であった場合は入力側(GND)と切り離されて、送信用スリーステートバッファ23−1〜23−8からの出力はハイインピーダンス状態となる。しかし、さらに出力側において抵抗器11−1〜11−8でプルアップしてあるので、ホスト通信用データバス7−1〜7−8を介したホストコンピュータ3への出力は「H」となる。
【0015】
このように、本実施例においては、通常は受信用データバス15−1〜15−8を介して信号を入力する受信モードになっており、送信したいときには送信用データバス25−1〜25−8を介して信号を出力すると、その送信信号そのものによって本インターフェース5は送信モードに切り換わる。
【0016】
従来のような特定の方向切り換え制御信号を使用することなく、ハード構成のみで双方向インタフェース5における方向切り換えを自動的に行える、従って、方向切換制御信号による方向切り換えを待って送信あるいは受信を行うのに比べ、送信あるいは受信する対象の信号そのものによって方向切り換えが可能なのでレスポンスの向上が期待できる。
【0017】
以上本発明の実施例について説明したが、本発明はこうした実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々なる態様で実施しえることは勿論である。例えば、上記実施例では送信信号によって切り換えるようにしたが、もちろん受信用バスラインの信号によって切り換えるようにしてもよい。
【0018】
上記実施例では送信信号そのもので方向切換を行なうものを示したが、プリンタ1のCPUからリード信号を出力することで方向を切り換える参考例を示す。その場合の回路構成を図3に示す。
この場合の双方向インタフェースは、図1の場合と同様の、受信用バッファ113−1〜113−8、受信用データバス115−1〜115−8、受信用データレジスタ117、送信用スリーステートバッファ123−1〜123−8、送信用データバス125−1〜125−8、送信用データレジスタ127を備えているが、抵抗器11−1〜11−8は設けられていない。そして、図1の構成では送信用スリーステートバッファ23−1〜23−8の入力はGNDに接続されていたが、この図3のものでは、送信用スリーステートバッファ123−1〜123−8の入力は、送信用データレジスタ127に接続されている。
【0019】
また、送信用スリーステートバッファ123−1〜123−8の各イネーブル端子124−1〜124−8には、プリンタ内部のCPU(図示せず)から出力されたリード信号が、インバータ150を介してそれぞれ入力している。
本参考例の場合の作動について説明する。CPUリード信号が入力しないときには、送信用スリーステートバッファ123−1〜123−8の各イネーブル端子124−1〜124−8への制御入力(つまりCPUリード信号のインバート信号)は「H」となり、送信用データレジスタ127に格納される送信データは、送信時には、送信用データバス125−1〜125−8より自由に出力される。
【0020】
一方、受信したいときには、CPUがリード信号を出力すると、送信用スリーステートバッファ123−1〜123−8の各イネーブル端子124−1〜124−8への制御入力は、リード信号のインバート信号である「L」となり、入力側となる送信用データレジスタ127とは切り離されることとなる。従って、ホスト通信用データバス107−1〜107−8を介して入力される受信データは、そのまま受信用バッファ113−1〜113−8を通して、受信用データバス115−1〜115−8より受信用データレジスタ117に格納される。
【0021】
この参考例の場合は、信号ラインが別に必要となってくるが、従来は方向切り換え制御信号(イネーブル信号)を送って送信側に切り換えたり、受信側に切り換えたりして、切り換えられたことを確認した後にリード信号等を出して受信等を行っていたものが、本参考例では、CPUがリード信号を出したときにすぐ待ち時間なしでデータをリードすることができる。従って、従来の方向切換制御信号による方向切り換えを待って送信あるいは受信を行うのに比べると、レスポンスの向上が期待できる。
【0022】
【発明の効果】
以上詳述したように本発明の情報処理装置は、特定の方向切り換え制御信号を使用することなく、ハード構成のみで双方向インタフェースにおける方向切り換えが可能となる。従って、方向切換制御信号による方向切り換えを待って送信あるいは受信を行うのに比べ、送信あるいは受信する対象の信号そのものによって方向切り換えが可能なのでレスポンスの向上が期待できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の情報処理装置をプリンタに適用した場合の双方向インタフェースの一実施例を示す回路図である。
【図2】プリンタの概略構成を示すブロック図である。
【図3】プリンタのCPUからリード信号を出力することで方向を切り換える場合の回路図である。
【符号の説明】
1…プリンタ、 3…ホストコンピュータ、 5…双方向インタフェース、
7,7−1〜7−8,107−1〜107−8…ホスト通信用データバス、
9,9−1〜9−8,109−1〜109−8…プリンタ内部データバス、
11−1〜11−8…抵抗器、
13−1〜13−8,113−1〜113−8…受信用バッファ、
15−1〜15−8,115−1〜115−8…受信用データバス、
17,117…受信用データレジスタ
23−1〜23−8,123−1〜123−8…送信用スリーステートバッファ、24−1〜24−8,124−1〜124−8イネーブル端子、
25−1〜25−8,125−1〜125−8…送信用データバス、
27,127…送信用データレジスタ
Claims (2)
- 外部装置とのデータ信号の送受信処理が可能な双方向インタフェースを備えた情報処理装置であって、
上記双方向インタフェースが、
上記外部装置へデータ信号を送信するための複数の送信用バスラインと、
上記外部装置からデータ信号を受信するための複数の受信用バスラインと、
上記送信用バスライン及び受信用バスラインに接続され、上記送信用バスライン若しくは受信用バスラインのうちのどちらか一方により伝達されるデータ信号によって送受信の方向を自動的に切り換え可能な切換手段と、
を備え、
上記切換手段が、
通常状態では、上記外部装置からデータ信号を受信する受信モードか又は上記外部装置へデータ信号を送信する送信モードのいずれかにされていると共に、
出力側では上記複数の受信用バスラインのそれぞれに、入力側では外部装置通信用データバスラインにそれぞれ接続された複数の受信用バッファと、
入力側では上記複数の送信用バスラインのそれぞれに、出力側では上記外部装置通信用データバスラインにそれぞれ接続された複数のスリーステートバッファと、を備え、
各送信用バスラインは、上記複数のスリーステートバッファの各イネーブル端子にそれぞれ接続されたことを特徴とする情報処理装置。 - 外部装置とのデータ信号の送受信処理が可能な双方向インタフェースを備えた情報処理装置であって、
上記双方向インタフェースが、
上記外部装置へデータ信号を送信するための複数の送信用バスラインと、
上記外部装置からデータ信号を受信するための複数の受信用バスラインと、
上記送信用バスライン若しくは受信用バスラインのうちのどちらか一方により伝達されるデータ信号によって送受信の方向を自動的に切り換え可能な切換手段と、
を備え、
上記切換手段が、
出力側では上記複数の受信用バスラインのそれぞれに、入力側では外部装置通信用データバスラインにそれぞれ接続された複数の受信用バッファと、
入力側では地面に、出力側では上記外部装置通信用データバスラインにそれぞれ接続された複数のスリーステートバッファと、を備え、
各送信用バスラインは、上記複数のスリーステートバッファの各イネーブル端子にそれぞれ接続されたことを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19648593A JP3557625B2 (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
US08/265,825 US5623611A (en) | 1993-08-06 | 1994-06-27 | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19648593A JP3557625B2 (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0749832A JPH0749832A (ja) | 1995-02-21 |
JP3557625B2 true JP3557625B2 (ja) | 2004-08-25 |
Family
ID=16358569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19648593A Expired - Fee Related JP3557625B2 (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5623611A (ja) |
JP (1) | JP3557625B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5854909A (en) * | 1995-09-29 | 1998-12-29 | Intel Corporation | Test and control access architecture for an integrated circuit |
US5802124A (en) * | 1996-01-11 | 1998-09-01 | Texas Instruments Incorporated | Systems and methods for transmitting data within a computer system |
DE29802483U1 (de) * | 1998-02-13 | 1999-04-01 | Siemens AG, 80333 München | Einrichtung zum Anschluß eines Teilnehmers an eine Busleitung |
US6366976B1 (en) | 1998-02-13 | 2002-04-02 | Siemens Aktiengesellschaft | Device for connecting a subscriber to a bus line |
DE29802482U1 (de) * | 1998-02-13 | 1999-04-01 | Siemens AG, 80333 München | Schaltung zur Bestimmung der Übertragungsrichtung einer Einrichtung zum Anschluß eines Teilnehmers an eine Busleitung |
DE19855372A1 (de) * | 1998-12-01 | 2000-06-08 | Bosch Gmbh Robert | Vorrichtung zur bidirektionalen Signalübertragung |
JP4081963B2 (ja) * | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
US6831924B1 (en) * | 2000-07-20 | 2004-12-14 | Silicon Graphics, Inc. | Variable mode bi-directional and uni-directional computer communication system |
JP4803891B2 (ja) * | 2001-03-09 | 2011-10-26 | キヤノン株式会社 | シリアル通信装置,シリアル通信方法,シリアル通信のための記憶媒体およびプログラム |
US6907480B2 (en) * | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
JP4949816B2 (ja) * | 2006-12-01 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 |
US8412900B1 (en) * | 2011-09-27 | 2013-04-02 | Hitachi, Ltd. | Storage system and volume pair synchronization method |
CN106301337B (zh) * | 2015-05-13 | 2019-12-06 | 恩智浦有限公司 | 双向通信的方法和系统 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3876983A (en) * | 1974-04-29 | 1975-04-08 | Ibm | Synchronous disconnection and rearrangement |
US3967059A (en) * | 1975-02-05 | 1976-06-29 | Sperry Rand Corporation | Bi-directional logic system |
US4071887A (en) * | 1975-10-30 | 1978-01-31 | Motorola, Inc. | Synchronous serial data adaptor |
US4035770A (en) * | 1976-02-11 | 1977-07-12 | Susan Lillie Sarle | Switching system for use with computer data loop terminals and method of operating same |
US4209838A (en) * | 1976-12-20 | 1980-06-24 | Sperry Rand Corporation | Asynchronous bidirectional interface with priority bus monitoring among contending controllers and echo from a terminator |
US4127896A (en) * | 1977-08-10 | 1978-11-28 | Bunker Ramo Corporation | Bidirectional interface utilizing read-only memory, decoder and multiplexer |
US4154978A (en) * | 1977-12-08 | 1979-05-15 | Operating Systems, Inc. | Self-contained bidirectional amplifying repeater |
US4191941A (en) * | 1978-04-03 | 1980-03-04 | Rca Corporation | Switch matrix for data transfers |
JPS55134560A (en) * | 1979-04-06 | 1980-10-20 | Fuji Electric Co Ltd | Automatic reconstitution system for common transmission line |
US4315167A (en) * | 1979-09-10 | 1982-02-09 | International Business Machines Corporation | Self-switching bidirectional digital line driver |
JPS5847111B2 (ja) * | 1979-09-10 | 1983-10-20 | 株式会社日立製作所 | ル−プ伝送システム |
US4471243A (en) * | 1982-07-26 | 1984-09-11 | Rca Corporation | Bidirectional interface |
CA1199394A (en) * | 1983-02-18 | 1986-01-14 | Conrad Lewis | Switching system with separate supervisory links |
FR2598871B1 (fr) * | 1986-05-14 | 1988-09-30 | Bendix Electronics Sa | Circuit d'interface bidirectionnel presentant un acces unipolaire et un acces bipolaire pour des signaux logiques |
JPS63209219A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | 双方向性インタ−フエイス回路 |
FR2615681B1 (fr) * | 1987-05-19 | 1989-08-25 | Peugeot | Dispositif electronique formant interface bidirectionnelle de commande d'un element de puissance de commutation d'une charge |
US4835418A (en) * | 1987-11-17 | 1989-05-30 | Xilinx, Inc. | Three-state bidirectional buffer |
JPH0440030A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 信号送受信装置 |
JP3203016B2 (ja) * | 1991-09-05 | 2001-08-27 | 富士通株式会社 | 二重化部スタンバイ系からの一重化部に対するアクセス方式 |
JP2744154B2 (ja) * | 1991-10-24 | 1998-04-28 | 株式会社東芝 | バスシステム |
-
1993
- 1993-08-06 JP JP19648593A patent/JP3557625B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-27 US US08/265,825 patent/US5623611A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0749832A (ja) | 1995-02-21 |
US5623611A (en) | 1997-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
JP3557625B2 (ja) | 情報処理装置 | |
JP2814132B2 (ja) | マルチチャネル通信処理装置 | |
JPH09237247A (ja) | バス幅変換装置およびバス幅変換システム装置 | |
JPS6136859A (ja) | インタフエ−ス制御装置 | |
JP3836332B2 (ja) | バス構造及び電子機器 | |
JP3148765B2 (ja) | 互いに異なった規格のインターフェース間のボーレートを合わせるための通信ケーブル | |
JP3372865B2 (ja) | バス構成方式およびバス信号分配方法並びに半導体集積回路 | |
JPS60126786A (ja) | インタ−フエイス切替機能付プリンタ装置 | |
JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
JPH0681158B2 (ja) | デ−タ転送制御装置 | |
JPH05127788A (ja) | スイツチ信号の多入力回路 | |
JP2003188938A (ja) | マルチ接続インタフェース回路 | |
JPH04167043A (ja) | 携帯型電子機器 | |
JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
JPH04142648A (ja) | データ転送処理方式 | |
JPH04127750A (ja) | 通信インターフェースのクロック制御方式 | |
JPH11265341A (ja) | 入出力バスブリッジ装置 | |
JPH05347610A (ja) | バスインターフェース回路 | |
JPH04333954A (ja) | 情報処理装置 | |
JPH08263425A (ja) | 高速dma転送方式 | |
JPS6336355A (ja) | シリアル・バス・インタ−フエイス回路 | |
JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
JPS6238963A (ja) | 情報処理装置 | |
JP2000354044A (ja) | データ通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |