JP2003188938A - マルチ接続インタフェース回路 - Google Patents
マルチ接続インタフェース回路Info
- Publication number
- JP2003188938A JP2003188938A JP2001386889A JP2001386889A JP2003188938A JP 2003188938 A JP2003188938 A JP 2003188938A JP 2001386889 A JP2001386889 A JP 2001386889A JP 2001386889 A JP2001386889 A JP 2001386889A JP 2003188938 A JP2003188938 A JP 2003188938A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- communication
- connector
- connection
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】通信ネットワークシステムを構成する親局間、
親局と子局間およびマルチ接続される子局間の接続を簡
単に行い、子局の増設にも柔軟に対応可能なマルチ接続
インタフェース回路を提供する。 【解決手段】同期式通信用回路１１５、非同期式通信用
回路１２５、第１コネクタ１３０、第２コネクタ１３
１、複数のドライバ／レシーバ対１０３／１０４、１０
７／１０８、１１０／１１１、１１８／１１９、１２０
／１２１、信号ルート切替スイッチ１１４、１１６、１
１７、１２４により構成される。また、ドライバ／レシ
ーバ対１１８／１１９、１２０／１２１には、切替スイ
ッチ１２６、１２９を介して終端抵抗１２７、１２８が
接続される。信号ルート切替および終端抵抗の接断等
は、ホストＣＰＵ１０２の通信指示により行なわれる。
親局と子局間およびマルチ接続される子局間の接続を簡
単に行い、子局の増設にも柔軟に対応可能なマルチ接続
インタフェース回路を提供する。 【解決手段】同期式通信用回路１１５、非同期式通信用
回路１２５、第１コネクタ１３０、第２コネクタ１３
１、複数のドライバ／レシーバ対１０３／１０４、１０
７／１０８、１１０／１１１、１１８／１１９、１２０
／１２１、信号ルート切替スイッチ１１４、１１６、１
１７、１２４により構成される。また、ドライバ／レシ
ーバ対１１８／１１９、１２０／１２１には、切替スイ
ッチ１２６、１２９を介して終端抵抗１２７、１２８が
接続される。信号ルート切替および終端抵抗の接断等
は、ホストＣＰＵ１０２の通信指示により行なわれる。
Description
【０００１】
【発明の属する技術分野】本発明はインタフェース回路
に関し、特に複数の装置間をＲＳ４２２インタフェース
で１対１又はＲＳ４８５インタフェースで１対複数接続
してデータ通信されるマルチ接続インタフェース回路に
関する。
に関し、特に複数の装置間をＲＳ４２２インタフェース
で１対１又はＲＳ４８５インタフェースで１対複数接続
してデータ通信されるマルチ接続インタフェース回路に
関する。
【０００２】
【従来の技術】コンピュータの普及により、多数のコン
ピュータ等の装置を、通信回線を介して相互接続してネ
ットワーク化し、相互にデータ通信する通信ネットワー
クを構成している。斯かる技術分野における又は関連す
る従来技術は、例えば特開平１−２９８８５１号公報の
「データ端末装置」（第１従来技術）、特開平１−３０
０７５６号公報の「データ回線終端装置」（第２従来技
術）および特開平１１−２７１８４号公報の「データ伝
送装置」（第３従来技術）等に開示されている。
ピュータ等の装置を、通信回線を介して相互接続してネ
ットワーク化し、相互にデータ通信する通信ネットワー
クを構成している。斯かる技術分野における又は関連す
る従来技術は、例えば特開平１−２９８８５１号公報の
「データ端末装置」（第１従来技術）、特開平１−３０
０７５６号公報の「データ回線終端装置」（第２従来技
術）および特開平１１−２７１８４号公報の「データ伝
送装置」（第３従来技術）等に開示されている。
【０００３】上述した第１従来技術は、ＤＴＥ（Data T
erminal Equipment：データ端末装置）としての処理回
路と、ＤＴＥ処理回路に接続され信号を送受信するシリ
アルコミュニケーションインタフェース回路と、信号を
送出する出力端子と、信号を受信する入力端子と、入出
力端子に接続され外部からの入出力信号のルートを切り
替える２極双投スイッチとにより構成されている。２極
双投スイッチを切り替えることにより信号の入出力ルー
トを切り替えて、ＤＴＥ−ＤＣＥ間接続およびＤＴＥ−
ＤＴＥ間接続を行うケーブルをクロス接続又はストレー
ト接続のどちらのケーブルも接続可能とする技術を開示
している。
erminal Equipment：データ端末装置）としての処理回
路と、ＤＴＥ処理回路に接続され信号を送受信するシリ
アルコミュニケーションインタフェース回路と、信号を
送出する出力端子と、信号を受信する入力端子と、入出
力端子に接続され外部からの入出力信号のルートを切り
替える２極双投スイッチとにより構成されている。２極
双投スイッチを切り替えることにより信号の入出力ルー
トを切り替えて、ＤＴＥ−ＤＣＥ間接続およびＤＴＥ−
ＤＴＥ間接続を行うケーブルをクロス接続又はストレー
ト接続のどちらのケーブルも接続可能とする技術を開示
している。
【０００４】また、第２従来技術は、ＤＴＥ装置におい
て信号線および制御線を切り替えるスイッチを内蔵させ
ることにより信号線の入出力信号のルートを切り替えて
いる。このＤＴＥに内蔵されたスイッチを切り替えるこ
とにより、信号の入出力ルートを切り替えて、ＤＴＥ−
ＤＣＥ間接続およびＤＴＥ−ＤＴＥ間接続を行うケーブ
ルをクロス接続又はストレート接続のどちらのケーブル
も接続可能とする技術を開示している。
て信号線および制御線を切り替えるスイッチを内蔵させ
ることにより信号線の入出力信号のルートを切り替えて
いる。このＤＴＥに内蔵されたスイッチを切り替えるこ
とにより、信号の入出力ルートを切り替えて、ＤＴＥ−
ＤＣＥ間接続およびＤＴＥ−ＤＴＥ間接続を行うケーブ
ルをクロス接続又はストレート接続のどちらのケーブル
も接続可能とする技術を開示している。
【０００５】更に、第３従来技術は、伝送路回路および
トランシーバ回路を備え第１コネクタを介して第１伝送
路にデータ信号を送受信する伝送装置と、第１コネクタ
に接続又は断続されてデータ信号を第２伝送路に迂回し
て送受信する第２コネクタと、伝送装置に設けられ第１
および第２伝送路に抵抗を挿入して終端モードを構成す
る終端抵抗と、第１および第２伝送路に抵抗を挿入して
終端モードを構成するか又は第１および第２伝送路を短
絡してスルーモードを構成するかを切り替える終端抵抗
切替スイッチと、ホストＣＰＵに接続されて終端抵抗切
り替えを制御する終端切替制御回路とを具備し、通常時
はネットワークの終端局の終端抵抗切替スイッチを終端
モードにしておき、他の途中局はスルーモードにしてお
く。伝送異常が発生した場合には、終端局を次々に切り
替えることにより伝送ケーブルの断線又は短絡故障を検
出する技術を開示している。
トランシーバ回路を備え第１コネクタを介して第１伝送
路にデータ信号を送受信する伝送装置と、第１コネクタ
に接続又は断続されてデータ信号を第２伝送路に迂回し
て送受信する第２コネクタと、伝送装置に設けられ第１
および第２伝送路に抵抗を挿入して終端モードを構成す
る終端抵抗と、第１および第２伝送路に抵抗を挿入して
終端モードを構成するか又は第１および第２伝送路を短
絡してスルーモードを構成するかを切り替える終端抵抗
切替スイッチと、ホストＣＰＵに接続されて終端抵抗切
り替えを制御する終端切替制御回路とを具備し、通常時
はネットワークの終端局の終端抵抗切替スイッチを終端
モードにしておき、他の途中局はスルーモードにしてお
く。伝送異常が発生した場合には、終端局を次々に切り
替えることにより伝送ケーブルの断線又は短絡故障を検
出する技術を開示している。
【０００６】図３は、従来のマルチ接続通信ネットワー
クのシステム構成図である。この通信ネットワークは、
複数の親局と、これら親局に接続された１以上の子局と
により構成される。図３に示す特定例にあっては、親局
１に子局１１Ａが接続され、親局２には子局２１Ａ、２
２Ａが接続されている。また、子局１１Ａは子局１１Ｎ
と、子局２１Ａは子局２１Ｎと、子局２２Ａは子局２２
Ｎと、子局−子局間通信を行う。ここで、親局１、２間
は、クロスケーブル３１で接続されている。親局１と子
局１１Ａおよび親局２と子局２１Ａ、２２Ａ間は、ＲＳ
４８５（Ｖ．１１）インタフェースであるマルチ接続の
クロスケーブル３２により接続されている。図３中にお
いて、親局および子局の右又は左端の数字１、２は、そ
れぞれコネクタの番号を示す。
クのシステム構成図である。この通信ネットワークは、
複数の親局と、これら親局に接続された１以上の子局と
により構成される。図３に示す特定例にあっては、親局
１に子局１１Ａが接続され、親局２には子局２１Ａ、２
２Ａが接続されている。また、子局１１Ａは子局１１Ｎ
と、子局２１Ａは子局２１Ｎと、子局２２Ａは子局２２
Ｎと、子局−子局間通信を行う。ここで、親局１、２間
は、クロスケーブル３１で接続されている。親局１と子
局１１Ａおよび親局２と子局２１Ａ、２２Ａ間は、ＲＳ
４８５（Ｖ．１１）インタフェースであるマルチ接続の
クロスケーブル３２により接続されている。図３中にお
いて、親局および子局の右又は左端の数字１、２は、そ
れぞれコネクタの番号を示す。
【０００７】次に、図４は、従来のマルチ接続インタフ
ェースの回路構成図を示す。図４において、（Ａ）は親
局−親局間インタフェース回路、（Ｂ）は親局−子局間
マルチ接続インタフェース回路を示す。先ず、図４
（Ａ）の親局−親局間は、ＰＯＲＴ−Ａ ＳＹＮＣ４
０、ドライバ４１、４４、レシーバ４２、４５、終端抵
抗４３、４６およびコネクタ４７を有する。ドライバ４
１およびレシーバ４２は、クロック送信信号により駆動
され、ドライバ４４は、送信制御信号により駆動され
る。ドライバ４１の相補出力は、第１コネクタ４７の４
および５ピンに接続される。ドライバ４４の出力は、コ
ネクタ４７の１および２ピンに接続される。また、コネ
クタ４７の３および６ピンは、レシーバ４５に入力され
る。
ェースの回路構成図を示す。図４において、（Ａ）は親
局−親局間インタフェース回路、（Ｂ）は親局−子局間
マルチ接続インタフェース回路を示す。先ず、図４
（Ａ）の親局−親局間は、ＰＯＲＴ−Ａ ＳＹＮＣ４
０、ドライバ４１、４４、レシーバ４２、４５、終端抵
抗４３、４６およびコネクタ４７を有する。ドライバ４
１およびレシーバ４２は、クロック送信信号により駆動
され、ドライバ４４は、送信制御信号により駆動され
る。ドライバ４１の相補出力は、第１コネクタ４７の４
および５ピンに接続される。ドライバ４４の出力は、コ
ネクタ４７の１および２ピンに接続される。また、コネ
クタ４７の３および６ピンは、レシーバ４５に入力され
る。
【０００８】同期式通信用回路（ＰＯＲＴ−Ａ ＳＹＮ
Ｃ）４０は、親局−親局間で同期式通信を行う。ドライ
バ４１は、通信データを出力する際にクロックを出力す
る。レシーバ４２は、通信データを入力する際にクロッ
クを入力する。ドライバ４４は、通信データを出力す
る。レシーバ４５は、通信データを入力する。コネクタ
４７は、親局間の通信接続に使用される。
Ｃ）４０は、親局−親局間で同期式通信を行う。ドライ
バ４１は、通信データを出力する際にクロックを出力す
る。レシーバ４２は、通信データを入力する際にクロッ
クを入力する。ドライバ４４は、通信データを出力す
る。レシーバ４５は、通信データを入力する。コネクタ
４７は、親局間の通信接続に使用される。
【０００９】一方、図４（Ｂ）に示す親局−子局の通信
は、非同期式通信用回路（ＰＯＲＴ−Ｂ ＡＳＹＮＣ）
５０、Ｈｉ−Ｚ（高インピーダンス）制御５２、ドライ
バ５１、レシーバ５３、終端抵抗５４および第２コネク
タ５５により構成される。ドライバ５１を制御するＨｉ
−Ｚ制御５２は、Ｈｉ−Ｚ制御ＩＮＨ信号により制御さ
れる。ドライバ５１の出力は、コネクタ５５の１および
２ピンに接続され、３、６ピンは、レシーバ５３の入力
に接続される。ＰＯＲＴ−Ｂ ＡＳＹＮＣは、親局−子
局間で非同期式通信を行う。ドライバ５１は、通信デー
タを出力する。レシーバ５３は、通信データを入力す
る。Ｈｉ−Ｚ制御５２は、通信データの出力を制御す
る。尚、終端抵抗５４は、マルチ接続の最終段になった
際にのみ実装される。コネクタ５５は、親局−子局間通
信に使用される。
は、非同期式通信用回路（ＰＯＲＴ−Ｂ ＡＳＹＮＣ）
５０、Ｈｉ−Ｚ（高インピーダンス）制御５２、ドライ
バ５１、レシーバ５３、終端抵抗５４および第２コネク
タ５５により構成される。ドライバ５１を制御するＨｉ
−Ｚ制御５２は、Ｈｉ−Ｚ制御ＩＮＨ信号により制御さ
れる。ドライバ５１の出力は、コネクタ５５の１および
２ピンに接続され、３、６ピンは、レシーバ５３の入力
に接続される。ＰＯＲＴ−Ｂ ＡＳＹＮＣは、親局−子
局間で非同期式通信を行う。ドライバ５１は、通信デー
タを出力する。レシーバ５３は、通信データを入力す
る。Ｈｉ−Ｚ制御５２は、通信データの出力を制御す
る。尚、終端抵抗５４は、マルチ接続の最終段になった
際にのみ実装される。コネクタ５５は、親局−子局間通
信に使用される。
【００１０】接続する装置においても全く同一の回路が
使用されるため、親局−親局間接続には、クロスケーブ
ル３１が使用される。そして、親局−子局間接続には、
マルチ接続が可能なクロスケーブル３２が使用される。
使用されるため、親局−親局間接続には、クロスケーブ
ル３１が使用される。そして、親局−子局間接続には、
マルチ接続が可能なクロスケーブル３２が使用される。
【００１１】
【発明が解決しようとする課題】上述した従来技術に
は、次の如き幾つかの課題を有する。先ず、第１および
第２従来技術は、基本的に１対１の通信を基本としてい
るため、１対複数通信のＲＳ４８５通信に適用した場合
には、マルチ接続が可能なケーブルが必要となる。従っ
て、増設を行う場合には、ケーブルの交換が必要とな
り、また予め最大増設分の数量分の付いたコネクタを準
備する必要があるため、増設に対する柔軟性に欠ける。
その理由は、切替スイッチ（２極双投スイッチ）等によ
り送受信データおよび制御信号の送受信の信号ルート切
替を行い、１対１の対向装置間で入出力ピンを固定し
て、ケーブルのクロス／ストレートによらず接続を可能
としたものであるため、マルチ接続による増設性は考慮
されていないためである。
は、次の如き幾つかの課題を有する。先ず、第１および
第２従来技術は、基本的に１対１の通信を基本としてい
るため、１対複数通信のＲＳ４８５通信に適用した場合
には、マルチ接続が可能なケーブルが必要となる。従っ
て、増設を行う場合には、ケーブルの交換が必要とな
り、また予め最大増設分の数量分の付いたコネクタを準
備する必要があるため、増設に対する柔軟性に欠ける。
その理由は、切替スイッチ（２極双投スイッチ）等によ
り送受信データおよび制御信号の送受信の信号ルート切
替を行い、１対１の対向装置間で入出力ピンを固定し
て、ケーブルのクロス／ストレートによらず接続を可能
としたものであるため、マルチ接続による増設性は考慮
されていないためである。
【００１２】また、第３従来技術は、装置間接続のケー
ブルがＤＴＥ−ＤＣＥ間の接続ではストレートケーブル
が必要となり、ＤＴＥ−ＤＴＥ間ではクロスケーブルが
必要となり、各装置間で接続するケーブルが異なるた
め、ストレート／クロスのケーブルを準備する必要があ
る。その理由は、 ＤＴＥ−ＤＣＥ間接続では通信デー
タの入出力ピン配置が互い違いになっているため１対１
ケーブルで接続できるが、ＤＴＥ−ＤＴＥ間接続では通
信データの入出力ピン配置が同一のため１対１のストレ
ートケーブルで接続を行うと信号の衝突が起きるためク
ロスケーブルが必要となるためである。
ブルがＤＴＥ−ＤＣＥ間の接続ではストレートケーブル
が必要となり、ＤＴＥ−ＤＴＥ間ではクロスケーブルが
必要となり、各装置間で接続するケーブルが異なるた
め、ストレート／クロスのケーブルを準備する必要があ
る。その理由は、 ＤＴＥ−ＤＣＥ間接続では通信デー
タの入出力ピン配置が互い違いになっているため１対１
ケーブルで接続できるが、ＤＴＥ−ＤＴＥ間接続では通
信データの入出力ピン配置が同一のため１対１のストレ
ートケーブルで接続を行うと信号の衝突が起きるためク
ロスケーブルが必要となるためである。
【００１３】更に、子局を増設する場合に、マルチ接続
の最終段になった際のみに実装される終端抵抗は、終端
の効果を最大限に活用するため、最終段の装置にのみ取
り付ける必要がある。そのために、終端抵抗の取り外し
又は取り付けの必要性が発生し又は終端抵抗の取り付け
有無に依る専用のパネルが必要になる。
の最終段になった際のみに実装される終端抵抗は、終端
の効果を最大限に活用するため、最終段の装置にのみ取
り付ける必要がある。そのために、終端抵抗の取り外し
又は取り付けの必要性が発生し又は終端抵抗の取り付け
有無に依る専用のパネルが必要になる。
【００１４】
【発明の目的】本発明は、従来技術の上述した課題に鑑
みなされたものであり、装置間接続には全て１種類（ス
トレート）のケーブルのみを必要とし、装置の増設時に
はケーブルの追加のみで済み、ケーブルの交換が不要で
且つ終端抵抗の取り外し／取り付けが不要なマルチ接続
が可能な保守性の高いマルチ接続インタフェース回路を
提供することを目的とする。
みなされたものであり、装置間接続には全て１種類（ス
トレート）のケーブルのみを必要とし、装置の増設時に
はケーブルの追加のみで済み、ケーブルの交換が不要で
且つ終端抵抗の取り外し／取り付けが不要なマルチ接続
が可能な保守性の高いマルチ接続インタフェース回路を
提供することを目的とする。
【００１５】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるマルチ接続インタフェース回路は次の
ような特徴的な構成を採用している。
め、本発明によるマルチ接続インタフェース回路は次の
ような特徴的な構成を採用している。
【００１６】（１）同期式通信用回路、非同期式通信用
回路、第１コネクタおよび第２コネクタを含み、前記同
期式通信用回路と前記第１コネクタとの間にはクロック
入出力回路および通信データ入出力回路が接続され、前
記非同期式通信用回路と前記第２コネクタとの間には通
信データ入出力回路が接続されたマルチ接続インタフェ
ース回路において、前記同期式通信用回路と前記第１コ
ネクタとの間の前記通信データ入出力回路と、前記非同
期式通信用回路と前記第２コネクタとの間の前記通信デ
ータ入出力回路との間には、ルート切替スイッチを設け
るマルチ接続インタフェース回路。
回路、第１コネクタおよび第２コネクタを含み、前記同
期式通信用回路と前記第１コネクタとの間にはクロック
入出力回路および通信データ入出力回路が接続され、前
記非同期式通信用回路と前記第２コネクタとの間には通
信データ入出力回路が接続されたマルチ接続インタフェ
ース回路において、前記同期式通信用回路と前記第１コ
ネクタとの間の前記通信データ入出力回路と、前記非同
期式通信用回路と前記第２コネクタとの間の前記通信デ
ータ入出力回路との間には、ルート切替スイッチを設け
るマルチ接続インタフェース回路。
【００１７】（２）前記各通信データ入出力回路には、
ドライバ／レシーバ対を使用する上記（１）に記載のマ
ルチ接続インタフェース回路。
ドライバ／レシーバ対を使用する上記（１）に記載のマ
ルチ接続インタフェース回路。
【００１８】（３）前記切替スイッチは、それぞれ前記
同期式通信用回路および前記非同期式通信用回路の前記
通信データ入力回路側と、前記同期式通信用回路の前記
通信データ入出力回路の前記第１コネクタ側とに設けら
れ、該第１コネクタ側に設けられた前記切替スイッチ
は、前記同期式通信用回路又は前記非同期式通信用回路
の通信データを選択する上記（１）又は（２）に記載の
マルチ接続インタフェース回路。
同期式通信用回路および前記非同期式通信用回路の前記
通信データ入力回路側と、前記同期式通信用回路の前記
通信データ入出力回路の前記第１コネクタ側とに設けら
れ、該第１コネクタ側に設けられた前記切替スイッチ
は、前記同期式通信用回路又は前記非同期式通信用回路
の通信データを選択する上記（１）又は（２）に記載の
マルチ接続インタフェース回路。
【００１９】（４）前記非同期式通信用回路と前記第２
コネクタとの間の前記通信データ入出力回路の前記ドラ
イバ／レシーバには、切替スイッチを介して終端抵抗が
選択的に接続される上記（１）、（２）又は（３）に記
載のマルチ接続インタフェース回路。
コネクタとの間の前記通信データ入出力回路の前記ドラ
イバ／レシーバには、切替スイッチを介して終端抵抗が
選択的に接続される上記（１）、（２）又は（３）に記
載のマルチ接続インタフェース回路。
【００２０】（５）前記切替スイッチおよび前記ドライ
バ／レシーバ対は、ホストＣＰＵ等の通信指示により制
御される上記（１）乃至（４）の何れかに記載のマルチ
接続インタフェース回路。
バ／レシーバ対は、ホストＣＰＵ等の通信指示により制
御される上記（１）乃至（４）の何れかに記載のマルチ
接続インタフェース回路。
【００２１】（６）親局間、親局と子局間又は子局間の
接続に拘らず全てストレートケーブルで接続する上記
（１）乃至（５）の何れかに記載のマルチ接続インタフ
ェース回路。
接続に拘らず全てストレートケーブルで接続する上記
（１）乃至（５）の何れかに記載のマルチ接続インタフ
ェース回路。
【００２２】
【発明の実施の形態】 以下、本発明によるマルチ接続
インタフェース回路の好適実施形態の構成および動作
を、添付図面を参照して詳細に説明する。
インタフェース回路の好適実施形態の構成および動作
を、添付図面を参照して詳細に説明する。
【００２３】先ず、図１は、本発明によるマルチ接続イ
ンタフェース回路を使用する通信ネットワークのシステ
ム構成図である。図１に示すマルチ接続通信ネットワー
ク２００は、複数の親局と、これら親局にマルチ接続さ
れる複数の子局とにより構成される。図１に示す特定例
では、親局として、第１親局２０１、第２親局２０２、
…、第Ｎ−１親局２０９および第Ｎ親局２１０の複数
（Ｎ）の親局がある。第１親局２０１には、子局２０３
が接続され、破線で示す如く更に１以上の子局がマルチ
接続可能である。一方、第２親局２０２には、子局２０
５および子局２０６がマルチ接続されている。子局２０
５はマルチドロップ（中間）であり、子局２０６はマル
チドロップ（端点）である。
ンタフェース回路を使用する通信ネットワークのシステ
ム構成図である。図１に示すマルチ接続通信ネットワー
ク２００は、複数の親局と、これら親局にマルチ接続さ
れる複数の子局とにより構成される。図１に示す特定例
では、親局として、第１親局２０１、第２親局２０２、
…、第Ｎ−１親局２０９および第Ｎ親局２１０の複数
（Ｎ）の親局がある。第１親局２０１には、子局２０３
が接続され、破線で示す如く更に１以上の子局がマルチ
接続可能である。一方、第２親局２０２には、子局２０
５および子局２０６がマルチ接続されている。子局２０
５はマルチドロップ（中間）であり、子局２０６はマル
チドロップ（端点）である。
【００２４】また、図１において、親局２０１は親局２
０９と通信し、親局２０２は親局２１０と通信してい
る。また、子局２０３、２０５および２０６は、それぞ
れ子局２０４、２０７および２０８と通信している。こ
こで、親局２０１と親局２０２間、親局２０１と子局２
０３、親局２０２と子局２０５および子局２０５と子局
２０６間は、それぞれ１対１のストレートケーブルを使
用する。即ち、図１に示す本発明の通信ネットワークの
システム構成において、親局２０１−親局２０２間のＲ
Ｓ４２２インタフェース接続および親局２０１−子局２
０３間等のＲＳ４８５インタフェース接続には、コネク
タ−コネクタ間で全て１対１のストレートケーブルで接
続を行う構成となる。尚、親局２０１、２０２および子
局２０３〜２０８の左又は右端の数字１および２は、後
述する第１コネクタおよび第２コネクタを示す。
０９と通信し、親局２０２は親局２１０と通信してい
る。また、子局２０３、２０５および２０６は、それぞ
れ子局２０４、２０７および２０８と通信している。こ
こで、親局２０１と親局２０２間、親局２０１と子局２
０３、親局２０２と子局２０５および子局２０５と子局
２０６間は、それぞれ１対１のストレートケーブルを使
用する。即ち、図１に示す本発明の通信ネットワークの
システム構成において、親局２０１−親局２０２間のＲ
Ｓ４２２インタフェース接続および親局２０１−子局２
０３間等のＲＳ４８５インタフェース接続には、コネク
タ−コネクタ間で全て１対１のストレートケーブルで接
続を行う構成となる。尚、親局２０１、２０２および子
局２０３〜２０８の左又は右端の数字１および２は、後
述する第１コネクタおよび第２コネクタを示す。
【００２５】次に、図２は、図１に示す如き通信ネット
ワークで装置間接続に使用される本発明によるマルチ接
続インタフェース回路の好適実施形態の回路構成図であ
る。このマルチ接続インタフェース回路１００は、ホス
トＣＰＵ（中央処理装置）１０２の通信指示により動作
する。このマルチ接続インタフェース回路１００は、同
期式通信用回路（ＰＯＲＴ−Ａ ＳＹＮＣ）１１５、非
同期式通信用回路（ＰＯＲＴ−Ｂ ＡＳＹＮＣ）１２
５、ドライバ／レシーバ対１０３／１０４、１０７／１
０８、１１０／１１１、１１８／１１９、１２０／１２
１、インバータ（反転回路）１０５、１１３、１２２、
ＡＮＤ（論理積）回路１２３、終端抵抗１０６、１０
９、１１２、１２７、１２８、切替スイッチ１１４、１
１６、１１７、１２４、１２６、１２９および８ピンの
第１コネクタ１３０および第２コネクタ１３１により構
成される。
ワークで装置間接続に使用される本発明によるマルチ接
続インタフェース回路の好適実施形態の回路構成図であ
る。このマルチ接続インタフェース回路１００は、ホス
トＣＰＵ（中央処理装置）１０２の通信指示により動作
する。このマルチ接続インタフェース回路１００は、同
期式通信用回路（ＰＯＲＴ−Ａ ＳＹＮＣ）１１５、非
同期式通信用回路（ＰＯＲＴ−Ｂ ＡＳＹＮＣ）１２
５、ドライバ／レシーバ対１０３／１０４、１０７／１
０８、１１０／１１１、１１８／１１９、１２０／１２
１、インバータ（反転回路）１０５、１１３、１２２、
ＡＮＤ（論理積）回路１２３、終端抵抗１０６、１０
９、１１２、１２７、１２８、切替スイッチ１１４、１
１６、１１７、１２４、１２６、１２９および８ピンの
第１コネクタ１３０および第２コネクタ１３１により構
成される。
【００２６】コネクタ１３０の１ピンおよび２ピンは、
切替スイッチ１１６を介してドライバ１０７／レシーバ
１０８又はドライバ１１８／レシーバ１１９に接続され
る。４ピンおよび５ピンは、それぞれドライバ１０３お
よびレシーバ１０４に接続される。３ピンおよび６ピン
は、切替スイッチ１１７を介してドライバ１１０／レシ
ーバ１１１又はドライバ１２０／レシーバ１２１に接続
される。終端抵抗１０６、１０９および１１２は、それ
ぞれドライバ１０３／レシーバ１０４、ドライバ１０７
／レシーバ１０８およびドライバ１１０／レシーバ１１
１に接続されている。終端抵抗１２７は、切替スイッチ
１２６により、ドライバ１１８およびレシーバ１１９に
選択的に接続される。一方、終端抵抗１２８は、切替ス
イッチ１２９により、ドライバ１２０およびレシーバ１
２１に選択的に接続される。
切替スイッチ１１６を介してドライバ１０７／レシーバ
１０８又はドライバ１１８／レシーバ１１９に接続され
る。４ピンおよび５ピンは、それぞれドライバ１０３お
よびレシーバ１０４に接続される。３ピンおよび６ピン
は、切替スイッチ１１７を介してドライバ１１０／レシ
ーバ１１１又はドライバ１２０／レシーバ１２１に接続
される。終端抵抗１０６、１０９および１１２は、それ
ぞれドライバ１０３／レシーバ１０４、ドライバ１０７
／レシーバ１０８およびドライバ１１０／レシーバ１１
１に接続されている。終端抵抗１２７は、切替スイッチ
１２６により、ドライバ１１８およびレシーバ１１９に
選択的に接続される。一方、終端抵抗１２８は、切替ス
イッチ１２９により、ドライバ１２０およびレシーバ１
２１に選択的に接続される。
【００２７】図２のマルチ接続インタフェース回路１０
０において、ドライバ／レシーバ対１０７／１０８、１
１０／１１１、１１８／１１９、１２０／１２１および
切替スイッチ１１４、１１６、１１７、１２４、１２
６、１２９は、ホストＣＰＵ１０２からの通信指示（制
御信号）により制御される。
０において、ドライバ／レシーバ対１０７／１０８、１
１０／１１１、１１８／１１９、１２０／１２１および
切替スイッチ１１４、１１６、１１７、１２４、１２
６、１２９は、ホストＣＰＵ１０２からの通信指示（制
御信号）により制御される。
【００２８】次に、図２に示すマルチ接続インタフェー
ス回路１００の動作を説明する。ホストＣＰＵ１０２か
らの通信指示により１対１の通信を行うＲＳ４２２イン
タフェースにて通信を行う通信用回路１１５は、ＲＳ４
２２インタフェースに対して同期式（ＳＹＮＣ）通信方
式で通信を行う場合、通信データを出力する際にドライ
バ１０３からコネクタ１３０の４ピンにクロックを出力
する。一方、通信データを入力する際には、レシーバ１
０４からクロックを入力する。終端抵抗１０６は、クロ
ック入力の際に信号を終端する。通信用回路１１５は、
データ出力の際には、ドライバ１０３よりクロックを出
力するようにインバータ１０５により制御を行う。通信
用回路１１５が非同期式通信をホストＣＰＵ１０２から
指示されている場合には、ドライバ１０３およびレシー
バ１０４は使用されない。
ス回路１００の動作を説明する。ホストＣＰＵ１０２か
らの通信指示により１対１の通信を行うＲＳ４２２イン
タフェースにて通信を行う通信用回路１１５は、ＲＳ４
２２インタフェースに対して同期式（ＳＹＮＣ）通信方
式で通信を行う場合、通信データを出力する際にドライ
バ１０３からコネクタ１３０の４ピンにクロックを出力
する。一方、通信データを入力する際には、レシーバ１
０４からクロックを入力する。終端抵抗１０６は、クロ
ック入力の際に信号を終端する。通信用回路１１５は、
データ出力の際には、ドライバ１０３よりクロックを出
力するようにインバータ１０５により制御を行う。通信
用回路１１５が非同期式通信をホストＣＰＵ１０２から
指示されている場合には、ドライバ１０３およびレシー
バ１０４は使用されない。
【００２９】通信用回路１１５からの通信データを出力
するドライバ１０７と、対向する装置からの通信データ
を入力するレシーバ１０８、入力の際に信号を終端する
終端抵抗１０９、通信用回路１１５からの通信データを
出力するドライバ１１０、対向する装置からの通信デー
タを入力するレシーバ１１１および入力の際に信号を終
端する終端抵抗１１２は、通信データの入出力ルートを
選択するインバータ１１３およびレシーバ１０８／レシ
ーバ１１１の受信データルート切替を行う切替スイッチ
１１４により、ホストＣＰＵ１０２からの指示によりど
ちらのルートが通信データの入力又は出力かを予め設定
する。
するドライバ１０７と、対向する装置からの通信データ
を入力するレシーバ１０８、入力の際に信号を終端する
終端抵抗１０９、通信用回路１１５からの通信データを
出力するドライバ１１０、対向する装置からの通信デー
タを入力するレシーバ１１１および入力の際に信号を終
端する終端抵抗１１２は、通信データの入出力ルートを
選択するインバータ１１３およびレシーバ１０８／レシ
ーバ１１１の受信データルート切替を行う切替スイッチ
１１４により、ホストＣＰＵ１０２からの指示によりど
ちらのルートが通信データの入力又は出力かを予め設定
する。
【００３０】一方、ホストＣＰＵ１０２からの通信指示
により１対複数の通信を行うＲＳ４８５インタフェース
で非同期式（ＡＳＹＮＣ）通信を行う通信用回路（ＰＯ
ＲＴ−Ｂ ＡＳＹＮＣ）１２５は、親局で使用する場合
には、ドライバ１１８から通信データを出力する。一
方、子局で使用する場合には、レシーバ１１９より通信
データを入力する。子局で使用する場合には、ドライバ
１２０から通信データを出力する。親局で使用する場合
には、各子局からの通信データをレシーバ１２１より入
力する。ホストＣＰＵ１０２からの指示により親局又は
子局使用時モードをインバータ１２２および切替スイッ
チ１２４により入出力ルート選択制御を行う。通信用回
路１２５から子局使用時に、通信データ出力時のみに信
号出力制御を行うＡＮＤ回路１２３により制御を行う。
により１対複数の通信を行うＲＳ４８５インタフェース
で非同期式（ＡＳＹＮＣ）通信を行う通信用回路（ＰＯ
ＲＴ−Ｂ ＡＳＹＮＣ）１２５は、親局で使用する場合
には、ドライバ１１８から通信データを出力する。一
方、子局で使用する場合には、レシーバ１１９より通信
データを入力する。子局で使用する場合には、ドライバ
１２０から通信データを出力する。親局で使用する場合
には、各子局からの通信データをレシーバ１２１より入
力する。ホストＣＰＵ１０２からの指示により親局又は
子局使用時モードをインバータ１２２および切替スイッ
チ１２４により入出力ルート選択制御を行う。通信用回
路１２５から子局使用時に、通信データ出力時のみに信
号出力制御を行うＡＮＤ回路１２３により制御を行う。
【００３１】親局モード使用時には、親局間でＲＳ４２
２インタフェースにより通信データの入出力を行う。一
方、子局モード使用時には、親局直配下の第１子局の場
合は親局間で、第２子局以降の場合には、上位の子局間
でＲＳ４８５インタフェースにより非同期式通信データ
の入出力を行うコネクタ１３０と、ＲＳ４８５インタフ
ェースにより親局モード使用時には子局間で非同期通信
データの入出力を行い、子局モード使用時には子局間で
非同期式通信データの入出力を行うコネクタ１３１と、
子局使用時にコネクタ1３０より入出力された信号をコ
ネクタ１３１側に信号のルート切替を行う切替スイッチ
１１６および１１７により切り替える。子局においてマ
ルチ接続の最終段になった際に終端を行う終端抵抗１２
７および１２８は、終端抵抗１２７へのルートの切替を
行う切替スイッチ１２６および終端抵抗１２８へのルー
トの切替を行う切替スイッチ１２９により切り替える。
２インタフェースにより通信データの入出力を行う。一
方、子局モード使用時には、親局直配下の第１子局の場
合は親局間で、第２子局以降の場合には、上位の子局間
でＲＳ４８５インタフェースにより非同期式通信データ
の入出力を行うコネクタ１３０と、ＲＳ４８５インタフ
ェースにより親局モード使用時には子局間で非同期通信
データの入出力を行い、子局モード使用時には子局間で
非同期式通信データの入出力を行うコネクタ１３１と、
子局使用時にコネクタ1３０より入出力された信号をコ
ネクタ１３１側に信号のルート切替を行う切替スイッチ
１１６および１１７により切り替える。子局においてマ
ルチ接続の最終段になった際に終端を行う終端抵抗１２
７および１２８は、終端抵抗１２７へのルートの切替を
行う切替スイッチ１２６および終端抵抗１２８へのルー
トの切替を行う切替スイッチ１２９により切り替える。
【００３２】以上、本発明によるマルチ接続インタフェ
ース回路の好適実施形態の構成および動作を詳述した。
しかし、斯かる実施形態は、本発明の単なる例示に過ぎ
ず、何ら本発明を限定するものではない。本発明の要旨
を逸脱することなく、特定用途に応じて種々の変形変更
が可能であること、当業者には容易に理解できよう。
ース回路の好適実施形態の構成および動作を詳述した。
しかし、斯かる実施形態は、本発明の単なる例示に過ぎ
ず、何ら本発明を限定するものではない。本発明の要旨
を逸脱することなく、特定用途に応じて種々の変形変更
が可能であること、当業者には容易に理解できよう。
【００３３】
【発明の効果】以上の説明から理解される如く、本発明
のマルチ接続インタフェース回路によると、次の如き実
用上の顕著な効果が得られる。第１に、装置間の接続に
はＲＳ４２２インタフェース／ＲＳ４８５インタフェー
スの種別又はＤＣＥ（データ回線終端装置）／ＤＴＥ
（データ端末装置）の種別に依らず、全てストレートケ
ーブルで接続することが可能である。従って、複数種類
のケーブルを用意する必要がなく、拡張が容易である。
のマルチ接続インタフェース回路によると、次の如き実
用上の顕著な効果が得られる。第１に、装置間の接続に
はＲＳ４２２インタフェース／ＲＳ４８５インタフェー
スの種別又はＤＣＥ（データ回線終端装置）／ＤＴＥ
（データ端末装置）の種別に依らず、全てストレートケ
ーブルで接続することが可能である。従って、複数種類
のケーブルを用意する必要がなく、拡張が容易である。
【００３４】第２に、１以上の子局をマルチ接続にて増
設する際にもケーブル交換は必要なく、１対１のストレ
ートケーブルの追加のみで対応可能である。
設する際にもケーブル交換は必要なく、１対１のストレ
ートケーブルの追加のみで対応可能である。
【００３５】第３に、マルチ接続の最遠点（端点）で必
要な終端抵抗の取り外し／取り付けがホストＣＰＵから
の指示に基づき切替スイッチを操作することにより自動
的に行える。
要な終端抵抗の取り外し／取り付けがホストＣＰＵから
の指示に基づき切替スイッチを操作することにより自動
的に行える。
【図１】本発明のマルチ接続インタフェース回路が適用
可能な通信ネットワークのシステム構成例である。
可能な通信ネットワークのシステム構成例である。
【図２】本発明によるマルチ接続インタフェース回路の
好適実施形態の回路構成図である。
好適実施形態の回路構成図である。
【図３】従来の通信ネットワークのシステム構成例であ
る。
る。
【図４】従来のマルチ接続インタフェース回路の回路構
成図である。
成図である。
１００ マルチ接続インタフェース回路
１０２ ホストＣＰＵ
１０３、１０７、１１０、１１８、１２０ ドライバ
１０４、１０８、１１１、１１９、１２１ レシーバ
１０５、１１３、１２２ インバータ
１０６、１０９、１１２、１２７、１２８ 終端抵抗
１１５、１２５ 通信用回路
１１４、１１６、１１７、１２４、１２６、１２９ ス
イッチ １３０、１３１ コネクタ
イッチ １３０、１３１ コネクタ
Claims (6)
- 【請求項１】同期式通信用回路、非同期式通信用回路、
第１コネクタおよび第２コネクタを含み、前記同期式通
信用回路と前記第１コネクタとの間にはクロック入出力
回路および通信データ入出力回路が接続され、前記非同
期式通信用回路と前記第２コネクタとの間には通信デー
タ入出力回路が接続されたマルチ接続インタフェース回
路において、 前記同期式通信用回路と前記第１コネクタとの間の前記
通信データ入出力回路と、前記非同期式通信用回路と前
記第２コネクタとの間の前記通信データ入出力回路との
間には、ルート切替スイッチを設けることを特徴とする
マルチ接続インタフェース回路。 - 【請求項２】前記各通信データ入出力回路には、ドライ
バ／レシーバ対を使用することを特徴とする請求項１に
記載のマルチ接続インタフェース回路。 - 【請求項３】前記切替スイッチは、それぞれ前記同期式
通信用回路および前記非同期式通信用回路の前記通信デ
ータ入力回路側と、前記同期式通信用回路の前記通信デ
ータ入出力回路の前記第１コネクタ側とに設けられ、該
第１コネクタ側に設けられた前記切替スイッチは、前記
同期式通信用回路又は前記非同期式通信用回路の通信デ
ータを選択することを特徴とする請求項１又は２に記載
のマルチ接続インタフェース回路。 - 【請求項４】前記非同期式通信用回路と前記第２コネク
タとの間の前記通信データ入出力回路の前記ドライバ／
レシーバには、切替スイッチを介して終端抵抗が選択的
に接続されることを特徴とする請求項１、２又は３に記
載のマルチ接続インタフェース回路。 - 【請求項５】前記切替スイッチおよび前記ドライバ／レ
シーバ対は、ホストＣＰＵ等の通信指示により制御され
ることを特徴とする請求項１乃至４の何れかに記載のマ
ルチ接続インタフェース回路。 - 【請求項６】親局間、親局と子局間又は子局間の接続に
拘らず全てストレートケーブルで接続することを特徴と
する請求項１乃至５の何れかに記載のマルチ接続インタ
フェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001386889A JP3845302B2 (ja) | 2001-12-20 | 2001-12-20 | マルチ接続インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001386889A JP3845302B2 (ja) | 2001-12-20 | 2001-12-20 | マルチ接続インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188938A true JP2003188938A (ja) | 2003-07-04 |
| JP3845302B2 JP3845302B2 (ja) | 2006-11-15 |
Family
ID=27595886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001386889A Expired - Fee Related JP3845302B2 (ja) | 2001-12-20 | 2001-12-20 | マルチ接続インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3845302B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211855A (ja) * | 2010-03-30 | 2011-10-20 | Panasonic Corp | サーボ制御装置およびモーションコントロールシステム |
-
2001
- 2001-12-20 JP JP2001386889A patent/JP3845302B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211855A (ja) * | 2010-03-30 | 2011-10-20 | Panasonic Corp | サーボ制御装置およびモーションコントロールシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3845302B2 (ja) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1241996A (en) | Self-routing switch node combining electronic and photonic switching | |
| EP1132822B1 (en) | A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US5579486A (en) | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
| US8582598B2 (en) | Local area network for distributing data communication, sensing and control signals | |
| CA2528392A1 (en) | Multi-functional port | |
| WO1998028883B1 (en) | Network including multi-protocol cross-connect switch | |
| US6230224B1 (en) | Fan-out expansion circuit for RS-485 multidrop connection | |
| JP3557625B2 (ja) | 情報処理装置 | |
| JP3560857B2 (ja) | 多軸駆動制御システム用サーボアンプ | |
| US5107257A (en) | Bus relay apparatus for multi-data communication processing system | |
| JPH06290140A (ja) | 不平衡型と平衡型の間のｓｃｓｉトランスレータ | |
| JP2510221B2 (ja) | ネットワ―クのノ―ドアドレス設定方式 | |
| JP2003188938A (ja) | マルチ接続インタフェース回路 | |
| JP2006174352A (ja) | リモートｉ／ｏモジュール通信装置 | |
| JP7529897B2 (ja) | Ｉ／ｏユニット、マスターユニットおよび通信システム | |
| KR100285332B1 (ko) | 이더넷이중화정합장치 | |
| KR101506180B1 (ko) | 다중 랙기반 제어계측장치 통신시스템 | |
| JP2680200B2 (ja) | 通信制御装置 | |
| JPH09212267A (ja) | バス接続装置 | |
| KR960006449A (ko) | 이중화된 교환시스템의 다수의 포트와 인터페이싱을 위한 회로 | |
| JPH11232208A (ja) | 外部接続機器の接続装置 | |
| JPH01155741A (ja) | シリアルデータ通信方式 | |
| JPH11313092A (ja) | 通信システム | |
| JPS62131641A (ja) | 同時通信方式 | |
| JPH07202918A (ja) | 端末装置及び通信網装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |