JPH06290140A - 不平衡型と平衡型の間のscsiトランスレータ - Google Patents

不平衡型と平衡型の間のscsiトランスレータ

Info

Publication number
JPH06290140A
JPH06290140A JP5331498A JP33149893A JPH06290140A JP H06290140 A JPH06290140 A JP H06290140A JP 5331498 A JP5331498 A JP 5331498A JP 33149893 A JP33149893 A JP 33149893A JP H06290140 A JPH06290140 A JP H06290140A
Authority
JP
Japan
Prior art keywords
scsi
signal
balanced
unbalanced
translator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5331498A
Other languages
English (en)
Inventor
Jii Sutorebii Danieru
ジー.ストレビー ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH06290140A publication Critical patent/JPH06290140A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers

Abstract

(57)【要約】 【目的】 本発明はSCSIバスの不平衡型と平衡型の
間のトランスレータに関し、同一のSCSIバスに不平
衡型と平衡型の装置が接続できるようにすることを目的
とする。 【構成】 第1のSCSIバスから第1の複数の制御信
号を受ける第1の手段と、第2のSCSIバスから第2
の複数の制御信号を受る第2の手段と、第1及び第2手
段に応答して関係する制御信号の少なくとも1つの送出
を制御し、不平衡型リセット信号と、不平衡型選択信号
と、不平衡型ビジー信号と、平衡型リセット信号と、平
衡型選択信号と、平衡型ビジー信号とを受ける入力線を
有する第3の制御手段とを備え、第3の手段は、平衡型
リセット信号が最初に存在し、存在し続ける時には不平
衡型リセット信号の送出を禁止し、不平衡型リセット信
号が最初に存在し、存在し続ける時には平衡型リセット
信号の送出を禁止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、SCSIシステムに接
続されるSCSIトランスレータに関し、特にシステム
によって優先度が判定された後SCSI制御信号及びデ
ータ信号による経路を制御し、トランスレータの構成要
素に電力を供給するのにSCSIの電力を使用すること
ができるトランスレータに関する。
【0002】
【従来の技術】SCSI(小規模コンピュータシステム
インターフェイス(small computer system interface
))バスプロトコルは、1個以上のイニシエータと1
個以上のターゲットの間の通信を容易にするのに使用さ
れる。一般的には、コンピュータがイニシエータとして
使用され、ディスクドライブ装置のような周辺装置がタ
ーゲットとして使用される。通常は、イニシエータが処
理を起動し、ターゲットがその処理を実行する。通信経
路を確立することで接続する場合、装置間の最大累積ケ
ーブル長が6.0mである時には、イニシエータSCS
I装置とターゲットSCSI装置の両方に不平衡型イン
ターフェイスが共通に設けられる。装置間の最大累積ケ
ーブル長が25.0mである時には、イニシエータSC
SI装置とターゲットSCSI装置の両方に平衡型イン
ターフェイスが共通に設けられるが、平衡型インターフ
ェイスは最大累積ケーブル長が6.0m以下の場合に使
用することも可能である。不平衡型インターフェイスで
は、SCSIバス上に送信された制御信号及びデータ信
号を表す一つの信号を使用されるが、平衡型インターフ
ェイスでは、それぞれがSCSIバス上に送信された制
御信号及びデータ信号を表す二つの信号(正極性と不極
性の信号)を使用する。
【0003】平衡型信号を搬送するSCSIバスは、不
平衡型信号を搬送するSCSIバスに直接連結すること
はできない。イニシエータとターゲットを接続する異な
るケーブルの間で所望の通信を実現するためには、不平
衡型信号が平衡型信号に変換されなければならず、平衡
型信号が不平衡型信号に変換されなければならない。不
平衡型イニシエータと平衡型ターゲットのインターフェ
イスをテストする必要のある応用もある。不平衡型イニ
シエータと平衡型ターゲット間の相互接続には、SCS
Iシュミュレータのようなテスト装置を付加することな
しにインターフェイス機能が確立できることが必要であ
る。すなわち、イニシエータとターゲットを仲介するト
ランスレータを一緒に使用してターゲットとイニシエー
タを接続することで、そのようなインターフェイスをテ
ストすることが望ましい。システムによって特定のSC
SI制御信号に対して一旦優先権(プライオリティ)が
確立されると、イニシエータ又はターゲットが非活性
(インアクティブ)状態になるかプライオリティを手放
すまで、トランスレータがプライオリティの与えられた
イニシエータ又はターゲットに対する制御を維持するこ
とが、必須の変換を実現する接続において必要である。
【0004】
【発明が解決しようとする課題】1989年9月5日に
発行された「SCSIトランスレータ」という名称のK
orpiの米国特許第4,864,291 号は、不平衡型SCS
I信号と平衡型SCSI信号との間で変換を行う装置を
開示している。アビトレーションフェイズ中に1個以上
の装置が同時にSCSIバスにシークアクセスした時の
プライオリティを確立するための処理に、変換論理が含
まれているものと思われる。どのイニシエータ及びター
ゲットにバスプライオリティを与えるかを決定する前
に、この変換が行われるようである。この構成は相対的
に複雑で、ラッチアップ状態を防ぐための異なる論理、
すなわち、1個以上の装置が同時にSCSIバスにシー
クアクセスした時にも、不平衡型信号と平衡型信号の間
の変換がラッチ状態にならずそして手放されもしないよ
うにする回路を開示している。
【0005】
【課題を解決するための手段】本発明は、不平衡型SC
SI信号と平衡型SCSI信号の間を変換するための装
置を開示している。この装置は、プライオリティを、最
初に受信したSCSI制御信号の関数として制御する。
もし最初に受信したSCSI制御信号が不平衡型信号で
あれば、この不平衡型制御信号が活性(アクティブ)で
ある限り、トランスレータはこの不平衡型制御信号を平
衡型制御信号に変換する。逆に、最初に受信した制御信
号が平衡型信号であれば、この平衡型制御信号がアクテ
ィブである限り、トランスレータはこの平衡型制御信号
を不平衡型制御信号に変換する。
【0006】一実施例に開示されている装置は、変換と
その結果である制御信号の第1のSCSI装置に接続さ
れる不平衡型SCSIバスと第2のSCSI装置に接続
される平衡型SCSIバスとの間の送信とを制御するプ
ログラム可能なアレイ論理(PAL)を有している。ま
た一実施例では、PALに入力された制御信号は双方向
SCSI信号だけであり、その双方向SCSI信号は不
平衡型SCSI信号と平衡型SCSI信号のいずれかの
リセット信号、ビジー信号及び選択(セレクト)信号で
ある。更に他の実施例においては、PALは入力信号を
受け、すべてのSCSI制御信号に作用する。
【0007】PALは関係する制御信号の組に作用する
同様の論理を有している。不平衡型リセット信号及び平
衡型リセット信号のような各信号の組は、決定を行う同
一の論理に入力される。双方向SCSIの不平衡型制御
信号と平衡型制御信号のいずれが存在するかを決定する
ために、存在している制御信号とその対となる制御信号
の状態だけを考慮して、トランスレータの状態を確立す
る論理が設けられている。すなわち、特定の制御信号の
変換は、不平衡型信号から平衡型信号への変換である
か、平衡型信号から不平衡型信号への変換であるかが考
慮される。例えば、平衡型リセット信号がPALによっ
て受信された時、PALは平衡型リセット信号とその対
の信号である不平衡型リセット信号の関数としてイネー
ブル信号を出力する。このイネーブル信号は、リセット
レシーバーイネーブル信号として認識される。リセット
レシーバーイネーブル信号の状態は、SCSIリセット
信号が不平衡型SCSIユニットに送出されるのを許容
する。この実施例においては、PALは、SCSIリセ
ット信号が不平衡型SCSIユニットから平衡型SCS
Iユニットに通過するのを妨げる論理状態を有するリセ
ットドライバーイネーブル信号を更に出力する。PAL
から出力されたイネーブル信号の状態に基づく方向の決
定における送出の制御に関しては、このようなイネーブ
ル出力と通信する複数の制御ゲートが設けられている。
【0008】双方向SCSI制御信号は、セットによっ
て等価な論理を有するようになる。不平衡型リセット信
号と平衡型リセット信号の状態に(信号の組として)作
用する論理は、平衡型セレクト信号と不平衡型セレクト
信号の組と平衡型ビジー信号と不平衡型ビジー信号の組
のそれぞれに適用される論理と等価である。制御信号の
この3組のそれぞれの組は、それぞれの等価な論理の組
の出力を構成するレシーバイネーブル信号とドライバイ
ネーブル信号の状態を決定するために、PALに入力さ
れる。使用される論理は、プライオリティビット又はプ
ライオリティ信号を生成する。もし制御信号とその対の
信号がトランスレータによって同時に受信されるなら、
プライオリティ信号の状態はイネーブル信号の状態を制
御するのに使用できる。
【0009】PALに入力される制御信号は、平衡型S
CSIバスから平衡型制御信号を受けるように接続され
たドライバ/レシーバ回路によって出力される。更に、
PALへの入力は、不平衡型SCSIバスに電気的に接
続されるレシーバ回路によって出力される。ドライバ/
レシーバ回路は、平衡型SCSI制御信号を受信し、平
衡型信号に対応する不平衡型信号を出力する。トランス
レータが不平衡型信号を平衡型信号に変換している場合
には、ドライバ/レシーバ回路はその入力信号を平衡型
信号に変換する。
【0010】トランスレータの前述の構成要素に電力を
印加することに関しては、一実施例において、不平衡型
と平衡型のSCSI装置の一方又は両方から終端電力を
それらの構成要素に印加する。終端電力は通常「終端電
力接点」を使用して印加され、いかなるSCSI装置に
よっても供給することができる。しかし、典型的にはS
CSIバス上の第1の物理的な装置(列の先頭(head of
string))によって供給される。このような終端電力が
トランスレータに電力を供給するのに使用される時、S
CSIバスの終り(“end of string")のSCSI装置
内に物理的に配置されている終端抵抗に、装置独自の電
力供給によって電力が供給される。
【0011】
【作用】上記の課題を解決するための手段の項により、
本発明のいくつかの目立った特徴は容易に理解される。
トランスレータは不平衡型SCSIと平衡型SCSIと
の間の信号の変換を行う。このSCSIトランスレータ
は、トランスレータが接続されるシステムによって確立
されるプライオリティから独立して動作する。すなわ
ち、トランスレータは既に優先されたSCSI制御信号
を受信し、最初に受信した制御信号に基づいて、不平衡
型制御信号を平衡型制御信号に変換するか、平衡型制御
信号を不平衡型制御信号に変換するかのいずれかの変換
のための変換プライオリティを確立する。トランスレー
タは、リセット信号、セレクト信号、及びビジー信号を
含むすべての標準双方向SCSI制御信号を扱う。実質
的には、プログラム可能なアレイ論理におけるのと同一
の論理が、関係するSCSI制御信号の各組のために使
用される。変換に関連して、実質的に不平衡型制御信号
又は平衡型制御信号の一方とその対になる信号だけの関
数と一緒にイネーブル信号が生成される。一実施例にお
いては、トランスレータは一個以上のイニシエータをト
ランスレータの一方の入力側に接続でき、一個以上のタ
ーゲットを反対入力側に接続できる構成である。その結
果、操作者またはユーザが、トランスレータの不平衡型
又は平衡型のいずれかの選択した側にイニシエータを接
続できるようになる。トランスレータを動作させるのに
必要な別の電源は必要ない。電源としては、不平衡型S
CSI装置又は平衡型SCSI装置又はその両方に付属
する標準の終端電力を使用することができる。
【0012】本発明の更に別の利点は、以下の付属の図
面に関連して行われる説明で明らかになる。
【0013】
【実施例】図1を参照して、本発明のトランスレータ又
はトランスレータを含む小規模コンピュータシステムを
説明する。このコンピュータシステムは、1個又はそれ
以上のイニシエータ装置14a、14b、14h(14
bと14hはターゲット装置であってもよい。)を含
む。例えば、イニシエータ装置14aは、不平衡型SC
SIバス18に接続されたSCSIチップ16aを含
み、この不平衡型SCSIバス18でイニシエータ装置
14aからのSCSI制御信号とデータ信号が送られ
る。コンピュータシステムは、更に、1個又はそれ以上
のターゲット装置22a、22b、22hを含み、各タ
ーゲット装置は平衡型SCSIバス26に接続されるタ
ーゲットSCSIチップ24a、24b、24hを含
む。イニシエータ装置14aは通常コンピュータであ
る。ターゲット装置22はディスクドライブ装置やテー
プドライブ装置のような周辺装置であるのが一般的であ
る。トランスレータ10の不平衡型と平衡型のそれぞれ
の側にあるSCSI装置の最大数は8個である。マスタ
バス(イニシエータが物理的に位置している側)とスレ
ーブバス(ターゲットのみがある側)は論理的に同一の
バスであり、8個のSCSI装置のSCSI仕様により
定められる。トランスレータ10はSCSIプロトコル
に応答するという意味ではSCSI装置とはいえない
が、その応答はバス18、26に接続される他の装置の
関数である。平衡型SCSIバス26は、標準SCSI
プロトコルに従って、不平衡型SCSIバス18のよう
に動作する。不平衡型SCSIバス18によって搬送さ
れる不平衡型信号は平衡型SCSIバス26によって搬
送される平衡型信号と互換性があるため、トランスレー
タ10はこのような信号をバス18、26と互換性があ
るように変換する。
【0014】トランスレータ10はSCSI制御信号及
びデータ信号によって使用される経路に関係するプライ
オリティを制御し、確立し、更に維持するための回路を
有している。トランスレータ10が接続されているシス
テムにより出力され、その結果2本のSCSIバス1
8、26にいずれかによりトランスレータ10に送られ
る所定のSCSI制御信号に対して、トランスレータ1
0は制御信号が存在することを確認し、その対となる制
御信号が既に存在しているかどうかに基づいてこの信号
の送出を制御する。もしシステムがイニシエータ装置1
4aからターゲット装置22aに最初に送出された特定
の制御信号を出した場合には、トランスレータ10はそ
のような送出は行うが、この特定の制御信号が存在して
いるか又はアクティブである限り、その対となる制御信
号のターゲット装置22aからイニシエータ装置14a
への送出は行わないように構成されている。逆に、シス
テムがターゲット装置22aからイニシエータ装置14
aに最初に送出された特定の制御信号を出した場合に
は、トランスレータ10はそのような送出は行うが、こ
の特定の制御信号が存在しているか又はアクティブであ
る限り、その対となる制御信号のターゲット装置22a
からイニシエータ装置14aの方向への送出は行わない
ように構成されている。
【0015】標準SCSI制御信号に関して、システム
が1度特定の制御信号を送ると、ラッチアップ状態を防
止するため、対となるSCSI制御信号はトランスレー
タ10によっては変換されないようになっている。この
ような反対方向に送出されるために生成されるSCSI
制御信号は、トランスレータ10により制御される。例
えば、もしトランスレータ10が不平衡型SCSIバス
18からの不平衡型SCSIリセット制御信号を平衡型
SCSIバス26に中継中であれば、平衡型SCSIバ
ス26からの平衡型SCSIリセット制御信号はトラン
スレータ10を通って送出できないようになっている。
従って、(イニシエータ装置14aとターゲット装置2
2aの間の両方向の信号経路の)標準SCSI双方向制
御信号は、そのようなことが発生しないように規制され
ている。標準SCSIバス制御信号は、以下の3種の双
方向信号を含む。
【0016】(1)リセット(RST)信号;この制御
信号はSCSIバスをリセット状態にする。 (2)ビジー(BSY)信号;この信号はSCSIバス
が使用状態であることを示す。 (3)セレクト(SEL)信号;この信号はイニシエー
タがターゲットを選択するため、又はターゲットがイニ
シエータを再選択するために使用される。
【0017】これらの信号は双方向であるため、トラン
スレータ10はこれらの双方向信号がある時点では1方
向だけアクティブであるようにその送出を制御するよう
に機能することが必要である。これらの双方向制御信号
に加えて、1方向の信号である以下のような標準SCS
I制御信号がある。
【0018】(3)コントロール/データ(C/D)信
号;ターゲットによって駆動される信号で、SCSIバ
ス上にコントロール又はデータの情報があるかどうかを
示す。 (4)入力/出力(I/O)信号;ターゲットによって
駆動される信号で、イニシエータに関してSCSIバス
上のデータの移動方向を制御する。
【0019】(5)メッセージ(MSG)信号;SCS
Iバスのメッセージフェーズの間ターゲットによって駆
動される信号。 (6)リクエスト(REQ)信号;ターゲットによって
駆動される信号で、リクエスト/アクノレッジデータ転
送ハンドシェイクのリクエストを示す。 (7)アクノレッジ(ACK)信号;ターゲットによっ
て駆動される信号で、リクエスト/アクノレッジデータ
転送ハンドシェイクのアクノレッジを示す。
【0020】(8)アテンション(ATTN)信号;タ
ーゲットによって駆動される信号で、アテンション状態
を示す。 これらの信号は、1方向性の特性を有するため、双方向
SCSI制御信号とは異なった扱いが可能である。すな
わち、これらの信号は1方向にだけ送出されるため、こ
れらの信号が不適切に生成されて望ましくない方向に送
出されることは、SCSIプロトコルにより起こり得な
い。
【0021】しかしながら、1実施例においては、トラ
ンスレータ10は同様の方法ですべてのSCSI制御信
号を扱うように構成されている。このような実施例にお
いては、トランスレータ10はイニシエータに関してバ
ス18又はバス26のいずれかに選択的に結合するよう
に適合されている。すなわち、トランスレータ10のい
ずれの側にも1個又は複数のイニシエータが接続可能で
ある。図1に示すように、不平衡型SCSIバス18は
不平衡型コネクタ30を使用してトランスレータ10に
接続されているが、平衡型SCSIバス26は平衡型コ
ネクタ34を使用してトランスレータ10に接続されて
いる。これらの接続を行う上で、トランスレータスイッ
チ36又は機能的に等価な構成要素が、イニシエータ装
置14aのようなイニシエータが接続されるトランスレ
ータ10の側を正しく確立するように使用されることが
必要である。データの経路及びトランスレータ10を通
るデータの流れの方向が入出力(I/O)制御信号によ
って制御されるから、トランスレータ10のどちら側に
イニシエータがあるかに基づいて、このI/O制御信号
の方向が確立又は知られていることが必要である。図1
において、イニシエータ装置14aは不平衡型バス18
に接続されている。従って、トランスレータスイッチ3
6は、I/O制御信号が正しい方向、すなわち、イニシ
エータからターゲットの方向(バス18からバス26の
方向)であることを確実になるように制御される。
【0022】いずれにしろ、イニシエータ装置14
(a)は平衡型バス26に接続できる。この実施例にお
いては、トランスレータスイッチ36は、バス26から
バス18への方向にデータを流すようにするI/O制御
信号により、データの流れをトランスレータ10を通っ
て逆の方向になるような状態に位置している。この選択
性にもかかわらず、正しい動作に対しては、各イニシエ
ータは同時にはトランスレータ10の一方の側にだけ接
続される。しかし、ターゲットは通常の動作中はいつで
もトランスレータ10の一方又は両方の側に接続するこ
とができる。
【0023】イニシエータの配置の選択性の態様を有す
るこの実施例に関しては、コネクタ30、34がそれぞ
れ入出力回路38、40と通信する。このような回路
は、入力された平衡型信号を不平衡型信号に変換するこ
とと、入力された不平衡型信号を平衡型信号に変換する
ことが可能である。更に、回路38、40は平衡型信号
を不平衡型信号に変換してトランスレータ10から出力
することと、不平衡型信号を平衡型信号に変換してトラ
ンスレータ10から出力することが可能である。
【0024】イニシエータがトランスレータ10のあら
かじめ定められた一方の側だけに存在する他の実施例に
おいては、共通の入出力回路38、40は使用されな
い。このような場合、不平衡型入出力回路は不平衡型コ
ネクタ30を通って不平衡型SCSIバス18及びトラ
ンスレータ10内の他の回路とだけ通信する。従って、
平衡型コネクタ34は、不平衡型入出力回路とは異なっ
た平衡型入出力回路と通信し、他のトランスレータ10
の回路とも通信する。このような実施例は、トランスレ
ータ10が単方向SCSI制御信号とは異なる方法で双
方向SCSI制御信号に応答する時に有用である。この
ような実施例を、図2と図3に更に詳しく示す。図2と
図3は1つの図を分割して示したものである。
【0025】図2と図3に示すように、トランスレータ
10は、SCSI制御信号を中継し、単方向制御信号と
は異なる双方向SCSI制御信号に応答する構成によっ
て特徴付けられるように示されている。この実施例にお
いては、平衡型SCSIバス18に接続するための平衡
型入出力回路38は、レシーバ回路42と、単方向オー
プンコレクタNAND回路46と、単方向オープンコレ
クタNAND回路46とを有している。レシーバ回路4
2はレシーバ/バッファ及び反転器(インバータ)とし
て機能する。レシーバ回路42は、平衡型SCSIバス
上の単方向及び双方向の両方向の制御信号に、トランス
レータの内部回路内で使用されるアクティブプルアップ
及びプルダウン信号と一緒に応答する。アクノレッジ及
びアテンションの制御信号はイニシエータ装置14のよ
うなイニシエータからだけ生じ、ターゲット装置22a
のようなターゲットからは生じないから、これらの信号
に関係する制御線は一方向だけであるように示される。
単方向である残りの標準SCSI制御信号は平衡型SC
SIバス26からだけ生じるから、これら他の制御信号
はレシーバ回路42を通ってトランスレータ10に入力
される必要はない。この実施例においては、単方向不平
衡型制御信号、すなわち不平衡型アクノレッジ及び不平
衡型アテンションの制御信号を変換するため、それらは
ドライバ/レシーバ回路54に入力される。ドライバ/
レシーバ回路54はこれらの不平衡型信号を平衡型信号
に変換して平衡型SCSIバス26に送出する。ドライ
バ/レシーバ回路54は、平衡型SCSIバス26から
受けたすべての平衡型SCSI信号に対する入力回路と
しても機能する。これらの単方向平衡型SCSI制御信
号は、コントロール/データ(DIF-C/D) 、メッセージ(D
IF-MSG)、リクエスト(DIF-REQ) 、及び入出力(DIF-I/O)
を含む。平衡型SCSIバス26からのこれらの制御
信号はドライバ/レシーバ回路54によってTTL 互換信
号に変換され、次にTTL 互換信号がオープンコレクタN
ANDゲート46によって平衡型信号に変換される。こ
れらの入力された単方向制御信号に対してドライバ/レ
シーバ回路54によって生成された出力は、オープンコ
レクタNANDゲート46の組に入力される。これらの
単方向制御信号のそれぞれは、オープンコレクタNAN
Dゲート46の組の別のものに入力される。例えば、平
衡型コントロール/データ信号は、ドライバ/レシーバ
回路54によってオープンコレクタNANDゲート46
aに出力される。オープンコレクタNANDゲート46
aへの両方の入力が論理的に「高(H)」である時、不
平衡型コントロール/データ信号がトランスレータ10
によって出力される。オープンコレクタNANDゲート
46aの他の入力はレシーバ回路42によって出力さ
れ、レシーバ回路42は電源が供給されている間中オー
プンコレクタNANDゲート46に論理「H」の信号を
出力し続ける。
【0026】図2と図3に示すように、トランスレータ
10はプログラム可能なアレイ論理(PAL)58も有
する。PAL58は複数の論理回路に接続されるヒュー
ズのマトリクスを有する既知の又は標準的な論理回路で
ある。組み込む論理設計及びそれによって達成される結
果に基づいて、PAL58内の決められたヒューズが切
断され、所望の論理機能が実現される。切断されるPA
L58のヒューズは、PAL58内の論理ゲートの動作
又は機能、及び信号の流れの方向を制御する。PAL5
8は小型で、相対的に安価であり、高速に必要な論理機
能を実行する。図2と図3に示すように、この実施例で
は、双方向SCSI制御信号だけがPAL58に入力さ
れる。これらは、不平衡型リセット信号(SERST) 、平衡
型リセット信号(DFRST) 、不平衡型セレクト信号(SESE
L) 、平衡型セレクト信号(DFSEL)、不平衡型ビジー信号
(SEBSY) 、及び平衡型ビジー信号(DFBSY) の制御信号で
ある。
【0027】これらの制御信号入力の状態に基づいて、
PAL58の統合論理がPAL58から出力されるイネ
ーブル信号の状態を制御する。PALの出力する信号
は、リセットレシーバイネーブル信号(RRE) 、セレクト
レシーバイネーブル信号(SRE)、リセットドライバイネ
ーブル信号(RDE) 、セレクトドライバイネーブル信号(S
DE) 、ビジーレシーバイネーブル信号(BRE) 、ビジード
ライバイネーブル信号(BDE) である。これらのイネーブ
ル信号はそれぞれトランスレータ10を通る制御信号の
方向の制御に使用される。
【0028】図4乃至図15は、PAL58の出力状態
及びその出力に関係する制御信号の入力を示す真理値表
を示す図である。真理値表に示されていないすべての状
態は非活性(インアクティブ)出力である。ビジー信
号、リセット信号、及びセレクト信号の各双方向制御信
号に対して、4つの真理値表がある。図4乃至図7はビ
ジー制御信号に関係し、図8乃至図11はリセット制御
信号に関係し、図12乃至図15はセレクト制御信号に
関係する。図4に示すように、真理値表は特定の信号の
状態を示す複数の列と出力を示す列を有する。出力は反
転状態を示しており、これが制御信号の送出を制御する
図3の制御ゲート回路66に入力される活性(アクティ
ブ)状態である。「0」の値がインアクティブ状態を示
し、「1」の値がアクティブ状態を示し、「X」はどの
ような状態であってもよいことを示す。例えば、不平衡
型ビジー信号が「0」で平衡型ビジー信号が「1」(ア
クティブ)の時、反転ビジーレシーバイネーブル信号
(〜BRE )は「1」になる。このイネーブル信号(〜BR
E )のアクティブ状態が、トランスレータ10を通って
平衡型ビジー信号の送出を制御する。同様に、デフォル
ト状態においては、不平衡型ビジー信号と平衡型ビジー
信号の両方がインアクティブ状態(両方共「0」)の場
合、ビジーレシーバイネーブル出力もアクティブであ
る。図4に示すように、信号又はビットはビジー平衡型
プライオリティ(BSYDP) とビジー不平衡型プライオリテ
ィ(BSYSP) として定義される。これらのプライオリティ
ビットは、不平衡型ビジー信号の状態及び平衡型ビジー
信号の状態を使用してPAL58の論理により生成され
る。プライオリティビットは、あまり起きることはない
不平衡型ビジー及び平衡型ビジーの制御信号が同時に受
信されるという場合に有用である。図4からもわかるよ
うに、ビジーレシーバイネーブルのアクティブ出力は、
ビジー制御信号だけの関数であり、リセット制御信号及
びセレクト制御信号を含む他のSCSI制御信号の関数
ではない。
【0029】図8と図12を参照することで、リセット
レシーバイネーブル信号及びセレクトレシーバイネーブ
ル信号の真理値表は図4のビジー制御信号の真理値表と
等価であることがわかる。同様に、図5、図9及び図1
3によれば、ビジー制御信号、リセット制御信号及びセ
レクト制御信号に関係するドライバイネーブル信号は等
価である。すなわち、使用される入力及びその結果であ
る出力は対応し、このような入力に基づいて対応する出
力を行うPAL58内で使用される論理は同一である。
従って、PAL58の論理は、異なる制御信号に対して
同一の方法で、制御論理ゲート回路66を制御において
所望の出力を行うように構成することができる。
【0030】図2と図3に戻って、制御論理ゲート回路
66はゲート回路68乃至78を有している。PAL5
8からの6個のイネーブル信号はそれぞれ制御ゲート6
8乃至78の1つに入力される。PAL58によって出
力されたレシーバイネーブル制御信号は制御ゲート6
8、70、72に入力される。ビジーレシーバイネーブ
ル信号は制御ゲート68に入力される。セレクトレシー
バイネーブル信号は制御ゲート70に入力される。リセ
ットレシーバイネーブル信号は制御ゲート72に入力さ
れる。PAL58からのドライバイネーブル信号は制御
ゲート74、76、78に入力される。ビジードライバ
イネーブル制御信号は制御ゲート74に入力される。セ
レクトドライバイネーブル制御信号は制御ゲート76に
入力される。リセットドライバイネーブル制御信号は制
御ゲート78に入力される。PAL58からのイネーブ
ル信号の状態は、各制御ゲートに入力される信号が特定
のゲートを通って送出又は通過できるかどうかを規定す
る。図2に示されるように、ゲート68、70、72
は、ドライバ/レシーバ回路54から不平衡型SCSI
バス18の方向への制御信号の送出を制御するのに使用
される。ゲート74、76、78は、ドライバ/レシー
バ回路54と平衡SCSIバス26の方向への制御信号
の送出及び通過を制御するのに使用される。通常の動作
中、送出がトランスレータ10の平衡型側から不平衡型
側である時、PAL58の出力するイネーブル信号の状
態は、存在している各平衡型制御信号に対して、ドライ
バ/レシーバ回路54からのこのような制御信号のそれ
ぞれが、適当な制御ゲート68、70、72によってオ
ープンコレクタNANDゲート50に送出されるのを許
容するような状態である。ドライバ/レシーバ回路54
からのビジー信号は、制御ゲート68の通過で制御さ
れ、オープンコレクタNANDゲート50aに入力され
る。ドライバ/レシーバ回路54からのセレクト制御信
号は、制御ゲート70の通過で制御され、オープンコレ
クタNANDゲート50bに送られる。ドライバ/レシ
ーバ回路54からのリセット制御信号は、制御ゲート7
2の通過で制御され、オープンコレクタNANDゲート
50cに入力される。各オープンコレクタNANDゲー
ト50a、50b、50cの他の入力は、レシーバ回路
42からの出力であり、電源印加後は論理的に「高
(H)」の状態が維持される。トランスレータ10によ
って変換されたオープンコレクタNANDゲート50の
組からの各出力は、不平衡型SCSIバス18によって
受信される。
【0031】同様に、PAL58からのドライバイネー
ブル信号で適宜イネーブル状態になる制御ゲート72、
76、78は、特定の双方向SCSI制御信号が特定の
制御ゲートを通って不平衡型SCSIバス18からドラ
イバ/レシーバ回路54へ通過するのを許容する。特定
の制御信号は、平衡型SCSIバス26によってドライ
バ/レシーバ回路54から送出することができる。特
に、適当な動作状態にある制御ゲート72は、不平衡型
ビジー制御信号がドライバ/レシーバ回路54に送出さ
れるのを許容する。その信号は、ドライバ/レシーバ回
路54で平衡型信号に変換される。適当な動作状態にあ
る制御ゲート76は、不平衡型セレクト制御信号がドラ
イバ/レシーバ回路54に送出されるのを許容する。制
御ゲート78が適当な動作状態にあれば、不平衡型リセ
ット制御信号がドライバ/レシーバ回路54に送出され
るのが許容される。
【0032】トランスレータ10の動作を説明するが、
ここではトランスレータ10は最初非活性(インアクテ
ィブ)状態であるとする。次に、ターゲット装置22a
はシークしてイニシエータ14aにデータを転送する。
ここで、更にSCSIプロトコルの一部として、平衡型
ビジー信号が平衡型SCSIバス26によって平衡型コ
ネクタ34に入力され、そこで適当な入力によりドライ
バ/レシーバ回路54に入力されるものとする。ドライ
バ/レシーバ回路54はこの平衡型信号をTTL互換信
号に変換し、制御ゲート68の入力に印加する。この同
一のTTL互換平衡型信号はPAL58に印加される。
この例においては、平衡型ビジー信号は不平衡型ビジー
信号より速く受信されるので、図4に示すように、PA
L58の論理は、制御ゲート68が平衡型ビジー信号の
制御ゲート68の通過を許容するような状態を有するビ
ジーイネーブル信号(反転している)を出力する。制御
ゲート68の出力は、オープンコレクタNANDゲート
50aに印加される。オープンコレクタNANDゲート
50aの両方の入力と共に論理的に「高(H)」である
ことにより、オープンコレクタNANDゲート50aの
出力はSCSIビジー制御信号の存在を示す状態を有す
ることになる。この出力は不平衡型SCSIバス18の
不平衡型ビジー制御線によってイニシエータ装置14a
に運ばれる。ビジーレシーバイネーブル信号がビジー制
御信号の制御ゲート68への送出を許容するのと同時
に、PAL58の出力したビジードライバイネーブル信
号の状態は制御ゲート74に印加される。このイネーブ
ル信号の状態は、ビジー制御信号がドライバ/レシーバ
回路54の方向に送出されるのを許容しない。
【0033】次に、イニシエータ装置14aの制御下に
ある不平衡型SCSIバス18が不平衡リセット制御信
号を送り、それがトランスレータ10の不平衡型コネク
タ30に印加されたとする。この制御信号はレシーバ回
路42の所定の入力で受信され、そこを通過する。レシ
ーバ回路42からのこの出力は制御論理ゲート回路66
の制御ゲート78の入力に印加される。同時に、このリ
セット制御信号はPAL58に入力される。同様の論理
であるが異なる論理ハードウエア回路を使用することに
より、図9の真理値表に従って動作するPAL58の論
理は、制御ゲート78がリセット制御信号のドライバ/
レシーバ回路54の通過を許容するような状態を有する
リセットドライバ信号を出力することになる。更に、制
御ゲート72に出力されたリセットレシーバイネーブル
信号の状態は、制御ゲート72の入力に相当するリセッ
ト制御信号がそこを通過するのを防止するように働く。
【0034】図2と図3の実施例において単方向制御信
号の動作の例を説明するが、制御/データ信号はドライ
バ/レシーバ回路54に入力されるものとする。その出
力は関係するオープンコレクタNANDゲート46aに
直接印加される。オープンコレクタNANDゲート46
aの他の入力も論理的に「高」であるようにレシーバ回
路42によって制御されるので、対応する不平衡型制御
/データ信号がトランスレータ10のオープンコレクタ
NANDゲート46aによって出力される。同様に、不
平衡型アクノレッジ信号のような単方向不平衡型制御信
号がレシーバ回路42によって受信された時、それはド
ライバ/レシーバ回路54に直接出力される。ドライバ
/レシーバ回路54は平衡型アクノレッジ信号を出力す
る。そしてこの信号は平衡型SCSIバス26に入力さ
れる。
【0035】トランスレータ10を有するシステムの装
着に関連して、実施例では、トランスレータ10の電気
的構成要素に必要な電力は、SCSI終端電力ピンを使
用して供給され、このピンはバス18、26上の電力S
CSI装置に使用される電源から電力を受ける。図16
はトランスレータ10の構成要素へのSCSI電力印加
を示す図である。不平衡型SCSIバス18に接続され
るSCSI装置の最初のイニシエータ14aは不平衡型
終端電力ピン88を有し、このピンがイニシエータSC
SI装置電源90aから電力を受ける。終端電力ピン8
8は不平衡型SCSIバス18に電力を供給し、これに
よりトランスレータ10の電力構成要素に電力が供給で
きる。
【0036】同様に、SCSIターゲット装置22aは
平衡型終端電力ピン98を有し、このピンがターゲット
SCSI装置電源94aから電力を受ける。終端電力ピ
ン98は平衡型SCSIバス26を通って延びる電源線
に接続され、これによりトランスレータ10の電力構成
要素に電力が供給できる。従って、トランスレータ10
専用の別個の電源を備える代わりにSCSI電力を利用
することで余分な電源が不要になる。これはトランスレ
ータの構成要素がSCSI電力を使用して電力を得るこ
とができるためである。すなわち、不平衡型終端電力ピ
ン88を使用するイニシエータSCSI装置電源90a
と、平衡型終端電力ピン98を使用するターゲットSC
SI装置電源90aは、トランスレータの構成要素に必
要な電力を供給する。各バス18、26の列の最初に位
置するSCSI装置はトランスレータ電力を備えるよう
に示されているが、電力は各バス18、26上のSCS
I装置に関係する終端電力ピンを通してトランスレータ
10に供給される方が適当である。終端電力ピン88、
98上の電力がトランスレータ10への電力供給に使用
される時、これら2つのバスでの列の最後のSCSI装
置に関係するSCSIバス終端に供給する終端電力ピン
88、98上の電力の代わりに、SCSI装置列の最後
のSCSI装置の電源を列の最後のSCSIバス終端に
電力を供給するために使用してもよい。すなわち、図1
6の実施例では、n番目のSCSI装置の電源90nが
不平衡型SCSIバス18の列の最後のSCSIバス終
端に電力を供給する。同様に、n番目のターゲットSC
SI装置の電源94nが平衡型SCSIバス26の列の
最後のターゲットSCSIバス終端に電力を供給する。
【0037】図2と図3には終端電力を利用してトラン
スレータ10のどの構成要素に電力が供給されるかが示
されている。特に、最初のインシエータSCSI装置の
電源90aから電力が供給される不平衡型終端電力ピン
88は、レシーバ回路42、オープンコレクタNAND
ゲート46の組、オープンコレクタNANDゲート50
の組、及びPAL58に電力を供給する。最初のターゲ
ットSCSI装置の電源94aによって電力が供給され
る平衡型終端電力ピン98aは、ドライバ/レシーバ回
路54に電力を供給する。
【0038】終端抵抗のようなSCSIバス終端、終端
は、不平衡型SCSIバス18及び平衡SCSIバス2
6のそれぞれの両端にあることが必要である。従って、
終端電力供給型のターミネータ10の構成では、最小限
2個のSCSI装置がターミネータ10の一方の側に接
続される必要がある。図16に示すように、不平衡型S
CSIバス18に関して、SCSIバス終端102aを
有するイニシエータ装置14aはバス18の端に接続さ
れているが、バス18の反対側の端は最後のSCSI装
置14nに接続されるSCSIバス終端102nを有し
ている。同様に、平衡SCSIバス26に関して、ター
ゲットSCSIバス終端110aは平衡型の列の最初に
位置するバス26の端に接続されている。バス26の反
対側の端はターゲットSCSIバス終端110nを有
し、それは最後のSCSIターゲット装置22nに接続
されている。このことから、バス18、26がトランス
レータ10に接続される所には、SCSIバス終端は設
けられていないことがわかる。
【0039】図17と図18、図19と図20はそれぞ
れ1つの図を分割して示す図であり、各信号線とその終
端を詳しく示す図である。図17と図18に示すよう
に、平衡型制御線及び平衡型データ線はターゲットSC
SIバス終端110aを使用して終端される。図19と
図20に示すように、不平衡型制御線及び不平衡型デー
タ線はイニシエータSCSIバス終端102aを使用し
て終端される。
【0040】図2と図3の実施例に関して、PAL58
は2個の別の部分であるように示されているが、1個で
あることが望ましい。同様に、ドライバ/レシーバ回路
54は3個の別の部分であるように示されているが、こ
れも1個の部分であることが望ましい。更に、いくつか
の場合においては、不平衡型制御信号の状態はそれらの
反転した状態として示されている。同様に、ドライバイ
ネーブル信号とレシーバイネーブル信号は反転された状
態でPAL58から出力されるように示されている。装
着時には、このような信号が反転されない状態で使用さ
れるように工夫できるのが適当である。
【0041】以上説明した実施例は、本発明を説明する
ためのものであり、本発明はこれまでに開示したものに
限定されるものではない。従って、上記の開示の変形や
関連技術における技術又は知識は本発明の範囲内であ
る。これまで説明した実施例は本発明を実施するための
ものであり、当業者が発明を特定の応用に必要な各種の
変形例に利用できるようにするためのものである。特許
請求の範囲は、従来技術により許容される範囲でいずれ
かの実施例を含むことを意図したものである。
【0042】
【発明の効果】本発明により、平衡型と不平衡型にかか
わらず、接続できるSCSIインターフェイスが実現で
きる。
【図面の簡単な説明】
【図1】本発明のトランスレータの主要構成要素を示す
ブロック図である。
【図2】トランスレータのより詳細な概略図の一部であ
り、図3と組み合わされて1つの図である。
【図3】トランスレータのより詳細な概略図の一部であ
り、図2と組み合わされて1つの図である。
【図4】制御信号とPAL出力の真理値表の一部であ
る。
【図5】制御信号とPAL出力の真理値表の一部であ
る。
【図6】制御信号とPAL出力の真理値表の一部であ
る。
【図7】制御信号とPAL出力の真理値表の一部であ
る。
【図8】制御信号とPAL出力の真理値表の一部であ
る。
【図9】制御信号とPAL出力の真理値表の一部であ
る。
【図10】制御信号とPAL出力の真理値表の一部であ
る。
【図11】制御信号とPAL出力の真理値表の一部であ
る。
【図12】制御信号とPAL出力の真理値表の一部であ
る。
【図13】制御信号とPAL出力の真理値表の一部であ
る。
【図14】制御信号とPAL出力の真理値表の一部であ
る。
【図15】制御信号とPAL出力の真理値表の一部であ
る。
【図16】不平衡型SCSI装置と平衡型SCSI装置
により供給される終端電力を使用したトランスレータへ
の電力の印加を説明するブロック図である。
【図17】トランスレータに接続されるSCSIバスコ
ネクタの終りから終端抵抗を除いた部分を示す図の一部
であり、図18と組み合わされて1つの図である。
【図18】トランスレータに接続されるSCSIバスコ
ネクタの終りから終端抵抗を除いた部分を示す図の一部
であり、図17と組み合わされて1つの図である
【図19】必要な終端を備えたターゲットとイニシエー
タ装置のターミネータの使用を示す図の一部であり、図
20と組み合わされて1つの図である。
【図20】必要な終端を備えたターゲットとイニシエー
タ装置のターミネータの使用を示す図の一部であり、図
19と組み合わされて1つの図である。
【符号の説明】
10…トランスレータ 14a…不平衡型イニシエータ装置 14b、14b…不平衡型装置 16a、16b、16h…SCSIチップ 18…不平衡型SCSIバス 22a、22b、22h…平衡型ターゲット装置 24a、24b、24h…ターゲットSCSIチップ 26…平衡型SCSIバス 30…不平衡型コネクタ 34…平衡型コネクタ 36…トランスレータスイッチ 38…不平衡型入出力回路 40…平衡型入出力回路

Claims (35)

    【特許請求の範囲】
  1. 【請求項1】 SCSI制御信号を変換するトランスレ
    ータであって、 第1のSCSIバスから第1の複数の制御信号を受ける
    第1の手段と、 第2のSCSIバスから第2の複数の制御信号を受ける
    第2の手段と、 前記第1及び第2手段に応答して、前記第1及び第2S
    CSIバスに関係する前記第1及び第2の複数の制御信
    号の少なくとも1つの送出を制御し、前記第1及び第2
    の複数の制御信号の内の、不平衡型リセット信号と、不
    平衡型選択信号と、不平衡型ビジー信号と、平衡型リセ
    ット信号と、平衡型選択信号と、平衡型ビジー信号とを
    受ける入力線を有する第3の制御手段とを備え、 前記第1の複数の制御信号と前記第2の複数の制御信号
    の一つはターゲット装置によって出力され、他の信号は
    イニシエータにより出力され、且つ前記第1の複数の制
    御信号と前記第2の複数制御信号の1つは平衡型信号で
    あり、他の信号は不平衡型信号であり、 前記第3の手段は、前記平衡型リセット信号が最初に存
    在し、存在し続ける時には前記不平衡型リセット信号の
    送出を禁止し、前記不平衡型リセット信号が最初に存在
    し、存在し続ける時には前記平衡型リセット信号の送出
    を禁止することを特徴とするSCSIトランスレータ。
  2. 【請求項2】 前記第3の手段は、前記不平衡型リセッ
    ト信号と、不平衡型選択信号と、不平衡型ビジー信号
    と、平衡型リセット信号と、平衡型選択信号と、平衡型
    ビジー信号の少なくとも一つに論理状態が依存する複数
    のイネーブル信号を出力するようにプログラムされたプ
    ログラム可能な論理アレイを有することを特徴とする請
    求項1に記載のSCSIトランスレータ。
  3. 【請求項3】 前記イネーブル信号の第1の信号の論理
    状態は、実質的に前記不平衡型リセット信号と平衡型リ
    セット信号にのみ依存し、前記イネーブル信号の第2の
    信号の論理状態は、実質的に前記不平衡型選択信号と平
    衡型選択信号に依存し、前記イネーブル信号の第3の信
    号の論理状態は、実質的に前記不平衡型ビジー信号と平
    衡型ビジー信号にのみ依存することを特徴とする請求項
    2に記載のSCSIトランスレータ。
  4. 【請求項4】 前記プログラム可能な論理アレイは、前
    記第1、第2及び第3のイネーブル信号と逆の論理状態
    をそれぞれ有する第4、第5及び第6のイネーブル信号
    を出力することを特徴とする請求項3に記載のSCSI
    トランスレータ。
  5. 【請求項5】 前記第3の手段は、内部の論理と実質的
    に同一であるが異なる論理手段で構成される論理を使用
    して生成される少なくとも3つのイネーブル信号を出力
    する出力線を有するプログラム可能な論理アレイを有す
    ることを特徴とする請求項1に記載のSCSIトランス
    レータ。
  6. 【請求項6】 前記第3の手段は、前記第1のSCSI
    バスからの制御信号及び前記第2のSCSIバスからの
    対応する制御信号に依存するプライオリティ信号を生成
    するプログラム可能な論理アレイを有することを特徴と
    する請求項1に記載のSCSIトランスレータ。
  7. 【請求項7】 前記第1のプライオリティ信号の論理状
    態は、実質的に前記不平衡型リセット信号と平衡型リセ
    ット信号にのみ依存することを特徴とする請求項6に記
    載のSCSIトランスレータ。
  8. 【請求項8】 前記第3の手段は、前記第1のSCSI
    バス及び第2のSCSIバスから前記第1及び第2の複
    数の制御信号を受け、少なくとも前記第1のSCSIバ
    スと第2のSCSIバスの間の第1の制御信号の送出を
    制御する少なくとも1つのイネーブル信号を出力するプ
    ログラム可能な論理アレイを有することを特徴とする請
    求項1に記載のSCSIトランスレータ。
  9. 【請求項9】 前記第3の手段は、内部で前記不平衡型
    リセット信号と平衡型リセット信号の組が、前記不平衡
    型選択信号と平衡型選択信号の組と前記不平衡型ビジー
    信号と平衡型ビジー信号の組のいずれかに適用される論
    理に実質的に等価である論理に適用されるプログラム可
    能な論理アレイを有することを特徴とする請求項1に記
    載のSCSIトランスレータ。
  10. 【請求項10】 前記第1の手段は第1の接続手段を有
    し、前記第2の手段は第2の接続手段を有し、前記第1
    のSCSIバスは前記第1及び第2接続手段に一方に接
    続可能であり、前記第2のSCSIバスは前記第1及び
    第2接続手段のもう一方に接続可能であり、イニシエー
    タ装置は前記第1及び第2のバスのいずれか一方に選択
    的に接続可能であることを特徴とする請求項1に記載の
    SCSIトランスレータ。
  11. 【請求項11】 前記第3の手段は、前記第1SCSI
    バスと第2SCSIバスの間の制御信号の送出を制御す
    る制御ゲート手段を有することを特徴とする請求項1に
    記載のSCSIトランスレータ。
  12. 【請求項12】 前記制御ゲート手段は前記第3の手段
    の前記プログラム可能な論理アレイと通信し、前記プロ
    グラム可能な論理アレイから少なくとも1つのイネーブ
    ル信号を受けることを特徴とする請求項11に記載のS
    CSIトランスレータ。
  13. 【請求項13】 前記制御ゲート手段は、それぞれが前
    記第1SCSIバスと第2SCSIバスから所定の制御
    信号を受け、前記プログラム可能な論理アレイからの複
    数のイネーブル信号を使用して制御される複数の制御ゲ
    ートを有することを特徴とする請求項12に記載のSC
    SIトランスレータ。
  14. 【請求項14】 前記第1の手段は、前記第1のSCS
    Iバスから少なくとも1つの平衡型制御信号を受けて不
    平衡型信号を出力するドライバ/レシーバ回路を有する
    ことを特徴とする請求項1に記載のSCSIトランスレ
    ータ。
  15. 【請求項15】 前記第2の手段は、前記ドライバ/レ
    シーバ回路からの入力に応答して第2SCSIバスから
    制御信号を受けるレシーバ回路手段を有することを特徴
    とする請求項14に記載のSCSIトランスレータ。
  16. 【請求項16】 前記第1の手段、第2の手段及び第3
    の手段の少なくとも1つの要素に電力を供給する第1の
    終端電力手段を前記第1のSCSIバス内に更に有する
    ことを特徴とする請求項1に記載のSCSIトランスレ
    ータ。
  17. 【請求項17】 前記第1の終端電力手段は、SCSI
    装置から電力を受ける第1の終端電力ピンを有すること
    を特徴とする請求項16に記載のSCSIトランスレー
    タ。
  18. 【請求項18】 少なくとも2つのターゲット装置が前
    記第1のSCSIバスに接続され、少なくとも第1のイ
    ニシエータ装置と第2のイニシエータ装置の1つは前記
    第2のSCASIバスに接続され、終端手段が前記第1
    及び第2のSCSIバスの各端に接続され、ターゲット
    装置も前記各端に接続されていることを特徴とする請求
    項1に記載のSCSIトランスレータ。
  19. 【請求項19】 SCSI不平衡型信号と平衡型信号の
    間の変換する方法であって、 少なくとも平衡型リセット信号、平衡型選択信号及び平
    衡型ビジー信号を含む第1のSCSI制御信号をターゲ
    ット装置との通信で送出する工程と、 少なくとも不平衡型リセット信号、不平衡型選択信号及
    び不平衡型ビジー信号を含む第2のSCSI制御信号を
    イニシエータ装置との通信で送出する工程と、 第1のSCSIバスと第2のSCSIバスとの間でのデ
    ータ及び制御信号の送出を制御する制御工程とを備え、 前記制御工程は、前記制御信号の少なくともいくつか
    を、前記第1及び第2SCSIバスからプログラム可能
    な論理アレイに入力させる工程を含むことを特徴とする
    SCSI変換方法。
  20. 【請求項20】 前記制御工程は、前記プログラム可能
    な論理アレイにおいて、前記複数の第1及び複数の第2
    SCSI制御信号の存在を決定する場合に、異なるが実
    質的に同一の論理を使用する工程を有することを特徴と
    する請求項19に記載のSCSI変換方法。
  21. 【請求項21】 前記制御工程は、前記第1及び第2S
    CSIバスの一方からリセット信号を受けた時に、リセ
    ットレシーバイネーブル信号とリセットドライバイネー
    ブル信号を出力する工程を有し、前記リセットレシーバ
    イネーブル信号とリセットドライバイネーブル信号の状
    態は、前記リセット信号を送出する前記第1及び第2S
    CSIバスのいずれにも依存しないことを特徴とする請
    求項19に記載のSCSI変換方法。
  22. 【請求項22】 前記制御工程は、前記リセットレシー
    バイネーブル信号とリセットドライバイネーブル信号を
    それぞれ使用する第1及び第2制御ゲートを調整する工
    程を有することを特徴とする請求項21に記載のSCS
    I変換方法。
  23. 【請求項23】 前記制御工程は、前記プログラム可能
    な論理アレイを使用して不平衡型ビジー信号と平衡型ビ
    ジー信号のいずれかが存在するかどうかを判定する工程
    を有し、この判定は実質的に前記不平衡型ビジー信号と
    平衡型ビジー信号のみを使用して行われることことを特
    徴とする請求項19に記載のSCSI変換方法。
  24. 【請求項24】 前記制御工程は、前記不平衡型ビジー
    信号と平衡型ビジー信号が前記プログラム可能な論理ア
    レイによって同時に受信された時に、平衡型ビジー優先
    信号を発生させる工程を有することを特徴とする請求項
    23に記載のSCSI変換方法。
  25. 【請求項25】 前記複数の第1のSCSI制御信号を
    送出する工程は、前記第1のSCSIバスに第1の終端
    電力手段を結合する工程を有し、当該変換方法は、この
    方法で使用される要素に前記第1の終端電力手段を使用
    して電力を供給する工程を更に備えることを特徴とする
    請求項19に記載のSCSI変換方法。
  26. 【請求項26】 少なくともSCSIバスに接続された
    イニシエータ装置とターゲット装置の一方を有するコン
    ピュータシステムにおいて、前記SCSIバスに供給さ
    れた終端電力を供給する方法であって、 終端電力を有するイニシエータ装置とターゲット装置の
    少なくとも1つと通信するすくなくとも1つのSCSI
    バスにSCSI装置を接続する工程と、 前記終端電力を前記SCSI装置の電力用電気要素に供
    給する工程とを有することを特徴とするSCSIバスで
    の終端電力供給方法。
  27. 【請求項27】 前記SCSI装置は、不平衡型SCS
    I信号を平衡型SCSI信号に、平衡型SCSI信号を
    不平衡型SCSI信号に変換する変換器を有することを
    特徴とする請求項26に記載の方法。
  28. 【請求項28】 前記電気要素は、論理手段と、駆動手
    段と、ゲート手段とを有することを特徴とする請求項2
    6に記載の方法。
  29. 【請求項29】 前記電力供給工程は、不平衡型SCS
    I装置と平衡型SCSI装置の両方からの終端電力を使
    用して、前記変換器に電力を供給する工程を有すること
    を特徴とする請求項26に記載の方法。
  30. 【請求項30】 前記電力供給工程は、関係する不平衡
    型SCSIを受信する前記変換器の第1の要素に電力を
    供給する工程と、関係する平衡型SCSIを受信する前
    記変換器の第2の要素に電力を供給する工程とを有する
    ことをを特徴とする請求項26に記載の方法。
  31. 【請求項31】 すくなくとも1つのSCSIバスと通
    信するSCSI装置の要素に電力を供給する装置であっ
    て、 第1のSCSIバスと、 前記第1のSCSIバスと通信し、第1の電力供給手段
    を有すると共に前記第1の電力供給手段によって活性化
    される第1の終端電力ピンを有する少なくとも1組のイ
    ニシエータ装置とターゲット装置と、 前記第1のSCSIバスと通信し、実質的に前記第1の
    終端電力ピン上の電力のみを使用して電力が供給される
    SCSI装置とを有する装置。
  32. 【請求項32】 前記SCSI装置は、不平衡型SCS
    I信号と平衡型SCSI信号との間で変換を行う変換器
    を有することを特徴とする請求項31に記載の装置。
  33. 【請求項33】 不平衡型SCSI装置と平衡型SCS
    I装置の組に関係し、第2の終端電力ピンに電力を供給
    する第2電力供給手段を更に有し、前記SCSI装置の
    電気要素の第1の組は前記第1の終端電力ピンを使用し
    て電力が供給され、前記SCSI装置の電気要素の第2
    の組は前記第2の終端電力ピンを使用して電力が供給さ
    れることを特徴とする請求項31に記載の装置。
  34. 【請求項34】 前記要素の第1の組は、プログラム可
    能な論理アレイと、制御ゲート手段と、レシーバ回路手
    段とを有することを特徴とする請求項33に記載の装
    置。
  35. 【請求項35】 前記要素の第2の組は、ドライバ/レ
    シーバ回路手段を有することを特徴とする請求項34に
    記載の装置。
JP5331498A 1993-03-31 1993-12-27 不平衡型と平衡型の間のscsiトランスレータ Withdrawn JPH06290140A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/040,428 US5978877A (en) 1993-03-31 1993-03-31 Translating SCSI bus control and/or data signals between differential and single-ended formats
US040428 1993-03-31

Publications (1)

Publication Number Publication Date
JPH06290140A true JPH06290140A (ja) 1994-10-18

Family

ID=21910936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5331498A Withdrawn JPH06290140A (ja) 1993-03-31 1993-12-27 不平衡型と平衡型の間のscsiトランスレータ

Country Status (2)

Country Link
US (2) US5978877A (ja)
JP (1) JPH06290140A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991081B2 (ja) * 1995-04-28 1999-12-20 日本ビクター株式会社 非同期式シリアル通信回線網
US5864715A (en) * 1996-06-21 1999-01-26 Emc Corporation System for automatically terminating a daisy-chain peripheral bus with either single-ended or differential termination network depending on peripheral bus signals and peripheral device interfaces
US6065079A (en) * 1998-02-11 2000-05-16 Compaq Computer Corporation Apparatus for switching a bus power line to a peripheral device to ground in response to a signal indicating single ended configuration of the bus
FR2776400B1 (fr) * 1998-03-18 2000-04-28 Bull Sa Sous-systeme de disques a multiples interfaces configurables
JPH11338590A (ja) * 1998-05-25 1999-12-10 Fujitsu Takamisawa Component Ltd インジケータ付ターミネータ
US6449680B1 (en) * 1999-02-12 2002-09-10 Compaq Computer Corporation Combined single-ended/differential data bus connector
US6516370B1 (en) * 1999-12-29 2003-02-04 Emc Corporation Data storage system
US6567879B1 (en) * 2000-06-27 2003-05-20 Hewlett-Packard Development Company, L.P. Management of resets for interdependent dual small computer standard interface (SCSI) bus controller
US6794919B1 (en) * 2000-09-29 2004-09-21 Intel Corporation Devices and methods for automatically producing a clock signal that follows the master clock signal
US6748477B1 (en) * 2001-03-17 2004-06-08 Hewlett-Packard Development Company, L.P. Multiple-path interface card for interfacing multiple isolated interfaces to a storage system
US6715019B1 (en) * 2001-03-17 2004-03-30 Hewlett-Packard Development Company, L.P. Bus reset management by a primary controller card of multiple controller cards
US6541995B1 (en) * 2001-09-20 2003-04-01 International Business Machines Corporation Circuit and method for driving signals to a receiver with terminators
US6953956B2 (en) * 2002-12-18 2005-10-11 Easic Corporation Semiconductor device having borderless logic array and flexible I/O

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309693A (en) * 1974-09-12 1982-01-05 Analog Devices, Incorporated Solid state digital to analog converter
US4739323A (en) * 1986-05-22 1988-04-19 Chrysler Motors Corporation Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation
US5276807A (en) * 1987-04-13 1994-01-04 Emulex Corporation Bus interface synchronization circuitry for reducing time between successive data transmission in a system using an asynchronous handshaking
US4831283A (en) * 1988-05-16 1989-05-16 Bnr Inc. Terminator current driver with short-circuit protection
US4864291A (en) * 1988-06-21 1989-09-05 Tandem Computers Incorporated SCSI converter
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
US5404542A (en) * 1990-10-19 1995-04-04 Everex Systems, Inc. Power line switching circuit with monitor
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびscsiバス制御装置
DE4227346C2 (de) * 1991-08-19 1999-09-09 Sequent Computer Systems Inc Gerät zur Datenübertragung zwischen mehreren, mit einem SCSI-Bus verbundenen Einheiten
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
US5239559A (en) * 1991-11-08 1993-08-24 Methode Electronics, Inc. Terminator method and apparatus
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices

Also Published As

Publication number Publication date
US5978877A (en) 1999-11-02
US5603039A (en) 1997-02-11

Similar Documents

Publication Publication Date Title
US6600739B1 (en) Method and apparatus for switching among a plurality of universal serial bus host devices
US5579486A (en) Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
EP1132822B1 (en) A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US6453374B1 (en) Data bus
US5233692A (en) Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
US6549966B1 (en) Data routing device and system
JPH06290140A (ja) 不平衡型と平衡型の間のscsiトランスレータ
JPH07262128A (ja) 直列のマスター・スレーブ装置において機能ユニットを構成する方法と装置
US6119183A (en) Multi-port switching system and method for a computer bus
JPH07271718A (ja) コンピュータ・システム
US9940277B2 (en) Multi-channel peripheral interconnect supporting simultaneous video and bus protocols
EP3274854A1 (en) Usb connections
US5278958A (en) Method and apparatus for selecting a keyboard on a computer system
JPS6239580B2 (ja)
US5909560A (en) Target peripheral device detection in a multi-bus system
JP2510221B2 (ja) ネットワ―クのノ―ドアドレス設定方式
JPH01191249A (ja) 二方向制御信号装置
JPH0551939B2 (ja)
US7668985B2 (en) Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives
JP2867649B2 (ja) 電子機器の接続装置
JPS58146923A (ja) 周辺制御装置
KR100258215B1 (ko) 다중 억세스를 위해 호환 가능한 소형 컴퓨터 시스템인터페이스 장치
JPH09218845A (ja) 外部接続機器の選択方式
JP2003188938A (ja) マルチ接続インタフェース回路
JPS62129890A (ja) 電子楽器ネツトワ−クシステム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306