JP7529897B2 - Ｉ／ｏユニット、マスターユニットおよび通信システム - Google Patents

Description

本発明は、Ｉ／Ｏユニットと、Ｉ／Ｏユニットを介して機器と信号を伝送するマスターユニットと、そのＩ／Ｏユニットとマスターユニットとを有する通信システムとに関する。

特開２０１６－１１０４６０号公報には、プログラマブル・ロジック・コントローラシステムが開示されている。このプログラマブル・ロジック・コントローラシステムは、基本ユニット（マスター）と、複数の拡張ユニット（スレーブ）とを有する。基本ユニットと、複数の拡張ユニットとは、マスターユニットを先頭にして、デイジーチェーン接続される。複数の拡張ユニットの各々は、例えばＩ／Ｏユニットである。基本ユニットは、複数の拡張ユニットを介して、被制御装置に信号を送受信する。被制御装置は、例えばセンサ、またはアクチュエータである。

マスターユニットと複数のＩ／Ｏユニットとは、マスターユニットを先頭にして所定の設置方向に沿って並べられる。隣り合うマスターユニットの端子と、Ｉ／Ｏユニットの端子とが接続される。また、隣り合うＩ／Ｏユニット同士の端子が互いに接続される。これにより、ケーブル等を別途必要とすることなく、マスターユニットと、複数のＩ／Ｏユニットとは、通信可能に接続される。以下において、通信可能に接続されたマスターユニットと複数のＩ／Ｏユニットとからなる塊は、「ステーション」とも記載される。

１つのマスターユニットの後段に接続可能（通信可能）なＩ／Ｏユニットの台数には、制限がある。したがって、オペレータは、制限台数を超えた台数のＩ／Ｏユニットを使用したい場合には、ステーションを別途用意し、ケーブル等を用いて、各ステーションのマスターユニットを接続しなければならない。

したがって、従来は、制限台数を超えた台数のＩ／Ｏユニットを１つのステーションにすることが困難であった。

本発明は、上述した課題を解決することを目的とする。

本発明の第１の態様は、マスターユニットと機器とを接続し、前記マスターユニットと前記機器との間で信号を伝送するＩ／Ｏユニットであって、前段に設けられるマスターユニットまたは前段に設けられる他のＩ／Ｏユニットと接続するための前段側本流端子および前段側支流端子と、前記前段側支流端子に接続され、後段に設けられる他のＩ／Ｏユニットと接続するための後段側支流端子と、前記前段側支流端子と前記後段側支流端子とに接続され、信号処理を行うスレーブ処理回路と、前記前段側本流端子に接続され、後段に設けられる他の前記Ｉ／Ｏユニット、または後段に設けられるマスターユニットと接続するための後段側本流端子と、を備える。

本発明の第２の態様は、マスター処理回路を有し、Ｉ／Ｏユニットを介して、前記Ｉ／Ｏユニットに接続された機器と信号を伝送するマスターユニットであって、前記マスター処理回路と、前段に設けられる前記Ｉ／Ｏユニットを介して前段側に位置するマスター処理回路とを接続するための第１本流端子と、前記マスター処理回路と、後段に設けられるＩ／Ｏユニットを介して後段側に位置するマスター処理回路とを接続するための第２本流端子と、後段に設けられた前記Ｉ／Ｏユニットと接続するための支流端子と、を備える。

本発明の第３の態様は、マスターユニットと、前記マスターユニットと機器との間で信号を伝送するＩ／Ｏユニットとを有する通信システムであって、前記Ｉ／Ｏユニットは、前段に設けられる前記マスターユニットまたは前段に設けられる他のＩ／Ｏユニットと接続するための前段側本流端子および前段側支流端子と、前記前段側支流端子に接続され、後段に設けられる他のＩ／Ｏユニットと接続するための後段側支流端子と、前記前段側支流端子と前記後段側支流端子とに接続され、信号処理を行うスレーブ処理回路と、前記前段側本流端子に接続され、後段に設けられる他の前記Ｉ／Ｏユニット、または後段に設けられるマスターユニットと接続するための後段側本流端子と、を備え、前記マスターユニットは、前段に設けられた前記Ｉ／Ｏユニットの前記後段側本流端子に接続される第１本流端子と、後段に設けられる前記Ｉ／Ｏユニットの前記前段側本流端子に接続される第２本流端子と、後段に設けられる前記Ｉ／Ｏユニットの前記前段側支流端子に接続される支流端子と、前記第１本流端子、前記第２本流端子および前記支流端子に接続され、信号処理を行うマスター処理回路と、を備える。

本発明の態様によれば、１つのステーション内で増設が可能なＩ／Ｏユニットが提供される。また、１つのステーション内でのＩ／Ｏユニットの増設を可能にするマスターユニットが提供される。さらに、これらのＩ／Ｏユニットとマスターユニットとを有する通信システムが提供される。

図１は、本発明の参考例に係る通信システムを表す図である。 図２は、本発明の実施形態に係る通信システムを表す図である。 図３は、変形例１に係るインターフェースユニットを表す図である。

本発明のＩ／Ｏユニットと、マスターユニットと、通信システムとについて、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。

［実施の形態］
図１は、本発明の参考例に係る通信システム１００を表す図である。

通信システム１００は、制御装置１０２と機器１０４との間で信号を伝送するシステムである。機器１０４は、機械装置に設けられる。機械装置は、例えば工作機械、またはロボットである。機器１０４は、出力機器１０４ａと、入力機器１０４ｂとを含む。出力機器１０４ａは、例えば、スイッチ等のアクチュエータである。制御装置１０２は、出力機器１０４ａを駆動させる場合は、通信システム１００を介して、出力機器１０４ａに制御信号を送る。入力機器１０４ｂは、例えば押圧、電圧、または電流等を検出するセンサである。制御装置１０２は、入力機器１０４ｂからの検出信号を、通信システム１００を介して取得する。

通信システム１００は、複数の通信カプラユニット１０６（１０６ａ、１０６ｂ）と、複数のＩ／Ｏユニット１０８とを有する。複数のＩ／Ｏユニット１０８は、複数のＩ／Ｏユニット１０８ａと、複数のＩ／Ｏユニット１０８ｂとからなる。

制御装置１０２と、通信カプラユニット１０６ａと、通信カプラユニット１０６ｂとは、この順序で順次接続される。これにより、制御装置１０２と、通信カプラユニット１０６ａと、通信カプラユニット１０６ｂとをこの順序で辿る通信路（本流線Ｌａ）が構成される。制御装置１０２と通信カプラユニット１０６ａとの接続は、ケーブルを用いて行われる。また、通信カプラユニット１０６ａと通信カプラユニット１０６ｂとの接続は、別のケーブルを用いて行われる。ケーブルは、オペレータが用意する。

複数のＩ／Ｏユニット１０８ａは、通信カプラユニット１０６ａの後段に順次接続される。これにより、通信カプラユニット１０６ａと、複数のＩ／Ｏユニット１０８ａとは、１つのステーションを構成する。また、通信カプラユニット１０６ａと、複数のＩ／Ｏユニット１０８ａとを順に辿る通信路（支流線Ｌｂ１）が構成される。

複数のＩ／Ｏユニット１０８ｂは、通信カプラユニット１０６ｂの後段に順次接続される。これにより、通信カプラユニット１０６ｂと、複数のＩ／Ｏユニット１０８ｂとは、１つのステーションを構成する。また、通信カプラユニット１０６ｂと、複数のＩ／Ｏユニット１０８ｂとを順に辿る通信路（支流線Ｌｂ２）が構成される。

複数のＩ／Ｏユニット１０８は、複数の機器１０４と接続される。図１の複数のＩ／Ｏユニット１０８は、互いに異なる機器１０４と接続される。ただし、１つのＩ／Ｏユニット１０８に、複数の機器１０４が接続されてもよい。

通信カプラユニット１０６ａと、通信カプラユニット１０６ｂとの各々は、マスター処理回路１８を有する。Ｉ／Ｏユニット１０８ａと、Ｉ／Ｏユニット１０８ｂとの各々は、スレーブ処理回路３０と、インターフェース３２とを有する。スレーブ処理回路３０は、マスター処理回路１８と信号の入出力を行う回路である。マスター処理回路１８とスレーブ処理回路３０との各々は、例えばＣＰＵ（中央処理装置）を含む。ただし、マスター処理回路１８とスレーブ処理回路３０との各々は、例えばＡＳＩＣ（特定用途向け集積回路）、ＰＬＤ（プログラマブルロジックデバイス）、または、ＦＰＧＡ（フィールドプログラマブルロジックゲートアレー）等を含んでもよい。インターフェース３２は、スレーブ処理回路３０と機器１０４との間で信号を伝送するハードウェア（回路、電子部品群）である。インターフェース３２は、スレーブ処理回路３０と機器１０４とを接続し、スレーブ処理回路３０が機器１０４と信号の入出力を行う。なお、インターフェース３２の具体的な構成は、機器１０４の種類に応じて異なる。

通信カプラユニット１０６ａのマスター処理回路１８と、通信カプラユニット１０６ｂのマスター処理回路１８とは、本流線Ｌａによって、制御装置１０２を先頭にしてデイジーチェーン接続される。また、複数のＩ／Ｏユニット１０８ａのスレーブ処理回路３０は、支流線Ｌｂ１によって、通信カプラユニット１０６ａのマスター処理回路１８を先頭にしてデイジーチェーン接続される。さらに、複数のＩ／Ｏユニット１０８ｂのスレーブ処理回路３０は、支流線Ｌｂ２によって、通信カプラユニット１０６ｂのマスター処理回路１８を先頭にしてデイジーチェーン接続される。

制御装置１０２が機器１０４に制御信号を送る場合、制御装置１０２は、自分から見て初段（１番目）に接続された通信カプラユニット１０６ａに制御信号を出力する。この制御信号は、送り先の機器１０４が接続されたＩ／Ｏユニット１０８のアドレス情報等を含む。通信カプラユニット１０６ａのマスター処理回路１８は、制御信号に含まれるアドレス情報が、複数のＩ／Ｏユニット１０８ａのいずれかを示しているかを判断する。アドレス情報が複数のＩ／Ｏユニット１０８ａのいずれをも示さない場合、通信カプラユニット１０６ａのマスター処理回路１８は、通信カプラユニット１０６ｂのマスター処理回路１８に制御信号を出力する。アドレス情報が複数のＩ／Ｏユニット１０８ａのいずれかを示す場合、通信カプラユニット１０６ａのマスター処理回路１８は、自身の後段のＩ／Ｏユニット１０８ａに制御信号を出力する。前段から制御信号を入力されたＩ／Ｏユニット１０８ａのスレーブ処理回路３０は、入力された制御信号に含まれるアドレス情報が自身を示すかを判断する。ここで、Ｉ／Ｏユニット１０８ａのスレーブ処理回路３０は、アドレス情報が自身を示す場合、自身に接続された機器１０４に制御信号を出力する。これにより、機器１０４が動作する。その一方で、Ｉ／Ｏユニット１０８ａは、入力された制御信号に含まれるアドレス情報が自身を示さない場合は、自身の後段のＩ／Ｏユニット１０８ａに制御信号を出力する。なお、Ｉ／Ｏユニット１０８は、制御信号に含まれるアドレス情報が自身を示す場合において、後段側のＩ／Ｏユニット１０８に制御信号を出力してもよい。また、通信カプラユニット１０６は、制御信号に含まれるアドレス情報が自身に接続されたＩ／Ｏユニット１０８を示す場合において、後段側の通信カプラユニット１０６に制御信号を出力してもよい。

機器１０４が制御装置１０２に向けて信号を出力する場合がある。この場合、機器１０４の信号は、機器１０４が接続されたＩ／Ｏユニット１０８のスレーブ処理回路３０に入力される。スレーブ処理回路３０は、自身に接続された機器１０４から入力された信号を、制御装置１０２に送る。この場合、スレーブ処理回路３０は、自身の前段に接続されたＩ／Ｏユニット１０８、または通信カプラユニット１０６に信号を出力する。ここで、スレーブ処理回路３０は、機器１０４が出力した内容と、信号を出力したＩ／Ｏユニット１０８のアドレス情報とを出力信号に含める。通信カプラユニット１０６とＩ／Ｏユニット１０８との間の信号の入出力は周知技術なので、これ以上の説明は省略する。

ところで、参考例では、上記の通り、通信カプラユニット１０６ａを先頭にしたステーションと、通信カプラユニット１０６ｂを先頭にしたステーションとが構成されている。オペレータにしてみると、必要な通信カプラユニット１０６と、必要なＩ／Ｏユニット１０８との全てを、１つのステーションにまとめて設置したい場合がある。

しかしながら、既に説明したように、１つの通信カプラユニット１０６が並行して通信可能なＩ／Ｏユニット（スレーブ処理回路３０）１０８の数には、制限台数が決められている。この制限台数は、より詳しくはマスター処理回路１８に関して、その性能を加味しつつ、設計者が許容する通信の品質に基づいて決められる。オペレータは、少なくともＩ／Ｏユニット１０８の数がマスター処理回路１８の制限台数を超える場合には、オペレータは複数のステーションを設置せざるを得ない。

以上を踏まえ、以下において、実施の形態が説明される。なお、参考例で説明された構成要素と同様の構成要素には、同一の参照符号を付してその説明を省略し、参考例とは異なる部分を主に説明する。

図２は、本発明の実施形態に係る通信システム１０を表す図である。図２において、スレーブ処理回路３０は、スレーブ処理回路３０が支流線Ｌｂ１と支流線Ｌｂ２とのいずれに属するかに応じて、スレーブ処理回路３０ａまたはスレーブ処理回路３０ｂとも記載される。同様に、インターフェース３２は、インターフェース３２が支流線Ｌｂ１と支流線Ｌｂ２とのいずれに属するかに応じて、インターフェース３２ａまたはインターフェース３２ｂとも記載される。

図２に示すように、通信システム１０は、複数のマスターユニットと、複数のマスターユニットのスレーブである複数のスレーブユニットとを有するシステムである。より具体的に、通信システム１０は、通信カプラユニット１２と、インターフェースユニット１４と、複数のＩ／Ｏユニット１６とを有する。

通信カプラユニット１２と、インターフェースユニット１４との各々は、通信システム１０におけるマスターユニットである。一方、複数のＩ／Ｏユニット１６の各々は、通信システム１０におけるスレーブユニットである。図２において、通信カプラユニット１２のスレーブユニットとなるＩ／Ｏユニット１６は、Ｉ／Ｏユニット１６ａである。また、図２において、インターフェースユニット１４のスレーブユニットとなるＩ／Ｏユニット１６は、Ｉ／Ｏユニット１６ｂである。

通信カプラユニット１２は、マスター処理回路１８（１８ａ）と、電源２０と、コネクタ２２と、端子２４（２４ａ）と、端子２６（２６ａ）と、筐体２８とを有する。マスター処理回路１８ａと、電源２０と、コネクタ２２と、端子２４ａと、端子２６ａとは、筐体２８に収容される。

電源２０は、マスター処理回路１８ａに電力を供給する。ただし、電源２０は、通信カプラユニット１２の後段側に接続されたインターフェースユニット１４またはＩ／Ｏユニット１６に電力を供給してもよい。

コネクタ２２は、制御装置１０２、他の通信カプラユニット１２、または通信カプラユニット１０６（図１）と接続するためのコネクタである。図２の例では、コネクタ２２は制御装置１０２に接続される。コネクタ２２は、マスター処理回路１８ａに接続されている。したがって、図２の例では、マスター処理回路１８ａはコネクタ２２を通じて制御装置１０２に接続される。

端子２４ａと、端子（支流端子）２６ａとの各々は、後段に設けられるＩ／Ｏユニット１６と接続するための端子である。端子２４ａと、端子２６ａとの各々は、マスター処理回路１８ａに接続される。したがって、コネクタ２２と端子２４ａとの間にはマスター処理回路１８ａが介在する。同様に、コネクタ２２と端子２６ａとの間にはマスター処理回路１８ａが介在する。

インターフェースユニット１４は、マスター処理回路１８（１８ｂ）と、端子２４（２４ｂ）と、端子２６（２６ｂ）と、端子４４と、筐体４６とを有する。マスター処理回路１８ｂと、端子２４ｂと、端子２６ｂと、端子４４とは、筐体４６に収容される。

端子２４ｂと、端子２６ｂとの各々は、後段に設けられたＩ／Ｏユニット１６と接続するための端子である。端子４４は、インターフェースユニット１４の前段に設けられたＩ／Ｏユニット１６と接続するための端子である。端子２４ｂと、端子２６ｂとの各々は、マスター処理回路１８ｂに接続される。また、端子（第１本流端子）４４は、マスター処理回路１８ｂに接続される。したがって、端子４４と端子２４ｂとの間には、マスター処理回路１８ｂが介在する。同様に、端子４４と端子２６ｂとの間には、マスター処理回路１８ｂが介在する。

Ｉ／Ｏユニット１６は、スレーブ処理回路３０と、インターフェース３２と、端子（前段側本流端子）３４と、端子（前段側支流端子）３６と、端子（後段側支流端子）３８と、端子（後段側本流端子）４０と、筐体４２とを有する。スレーブ処理回路３０と、インターフェース３２と、端子（前段側本流端子）３４と、端子（前段側支流端子）３６と、端子（後段側支流端子）３８と、端子（後段側本流端子）４０とは、筐体４２に収容される。

端子３４と、端子３６との各々は、前段に設けられた通信カプラユニット１２、前段に設けられたインターフェースユニット１４、または前段に設けられた別のＩ／Ｏユニット１６と接続するための端子である。なお、端子３６は、スレーブ処理回路３０に接続されている。

Ｉ／Ｏユニット１６が通信カプラユニット１２の後段に設けられる場合、Ｉ／Ｏユニット１６（１６ａ）の端子３４と通信カプラユニット１２の端子２４ａとが接続されると共に、端子３６と端子２６ａとが接続される。ここで、通信カプラユニット１２のマスター処理回路１８ａと、Ｉ／Ｏユニット１６ａのスレーブ処理回路３０とは、端子２６ａと、端子３６とを通じて接続される。Ｉ／Ｏユニット１６がインターフェースユニット１４の後段に設けられる場合、Ｉ／Ｏユニット１６（１６ｂ）の端子３４とインターフェースユニット１４の端子２４ｂとが接続されると共に、端子３６と端子２６ｂとが接続される。ここで、インターフェースユニット１４のマスター処理回路１８ｂと、Ｉ／Ｏユニット１６ｂのスレーブ処理回路３０とは、端子２６ｂと、端子３６とを通じて接続される。

端子３８は、後段に設けられる別のＩ／Ｏユニット１６と接続するための端子である。端子３８は、スレーブ処理回路３０を介して端子３６に接続される。

端子４０は、後段に設けられる別のＩ／Ｏユニット１６、または後段に設けられるインターフェースユニット１４と接続するための端子である。端子４０は、端子３４に接続される。ここで、端子３４と端子４０とは、スレーブ処理回路３０を介さずに接続される。つまり、端子３４と端子４０とは、スレーブ処理回路３０と電気的に断線した状態で、互いに接続される。

Ｉ／Ｏユニット１６（前段Ｉ／Ｏ）の後段に別のＩ／Ｏユニット１６（後段Ｉ／Ｏ）が設けられる場合、前段Ｉ／Ｏの端子３８と、後段Ｉ／Ｏの端子３６とが接続される。また、前段Ｉ／Ｏの端子４０と、後段Ｉ／Ｏの端子３４とが接続される。ここで、前段Ｉ／Ｏのスレーブ処理回路３０と、後段Ｉ／Ｏのスレーブ処理回路３０とは、前段Ｉ／Ｏの端子３８と後段Ｉ／Ｏの端子３６とを通じて、接続される。

また、図２に示すように、Ｉ／Ｏユニット１６ａの後段にインターフェースユニット１４が設けられる場合、Ｉ／Ｏユニット１６ａの端子４０とインターフェースユニット１４の端子４４とが接続される。ここで、端子４４は、Ｉ／Ｏユニット１６ａ（複数のＩ／Ｏユニット１６ａ）を通じて、通信カプラユニット１２の端子２４ａに接続される。前述の通り、端子４４はマスター処理回路１８ｂと接続されている。また、端子２４ａは、マスター処理回路１８ａと接続されている。したがって、マスター処理回路１８ｂは、マスター処理回路１８ａと接続（デイジーチェーン接続）される。マスター処理回路１８ｂとマスター処理回路１８ａとの間にスレーブ処理回路３０は介在しない。

このように、本実施の形態によれば、仮に通信カプラユニット１２（マスター処理回路１８ａ）の台数制限を超える数のＩ／Ｏユニット１６が用いられるとしても、オペレータは、超過分のＩ／Ｏユニット１６ｂをインターフェースユニット１４に接続できる。通信カプラユニット１２のマスター処理回路１８ａとインターフェースユニット１４のマスター処理回路１８ｂとの接続は、Ｉ／Ｏユニット１６ａ（複数のＩ／Ｏユニット１６ａ）を通じて、１つのステーション内で行われる。オペレータは、インターフェースユニット１４を必要に応じて設けることにより、必要なＩ／Ｏユニット１６の全てを１つのステーションにまとめて設置することができる。

なお、インターフェースユニット１４の後段に設けたＩ／Ｏユニット１６のさらに後段に、別のインターフェースユニット１４と、Ｉ／Ｏユニット１６とが順次接続されてもよい。つまり、インターフェースユニット１４のマスター処理回路１８ｂは、１以上のＩ／Ｏユニット１６の端子３４と、端子４０とを通じて、さらに後段側のマスター処理回路１８に接続されてもよい。

［変形例］
以上、本発明の一例として実施の形態が説明された。上記実施の形態には、多様な変更または改良を加えることが可能である。また、その様な変更または改良を加えた形態が本発明の技術的範囲に含まれ得ることは、請求の範囲の記載から明らかである。

以下には、上記実施形態に係る変形例が記載される。ただし、上記実施形態と重複する説明は、以下の説明では可能な限り省略される。上記実施形態で説明済みの構成要素には、特に断らない限り、上記実施形態と同一の参照符号が付される。

（変形例１）
実施の形態では、インターフェースユニット１４の端子２４ｂと端子４４とはマスター処理回路１８ｂを介して接続された。しかしながら、インターフェースユニット１４の構成はこれに限定されない。

図３は、変形例１に係るインターフェースユニット１４Ａ（１４）を表す図である。図３には、インターフェースユニット１４Ａのほか、その前段側のＩ／Ｏユニット１６ａと、後段側のＩ／Ｏユニット１６ｂとが含まれる。

インターフェースユニット１４Ａの端子２４ｂと端子４４とは、第１信号線４８によって接続されてもよい。また、インターフェースユニット１４Ａの第１信号線４８とマスター処理回路１８ｂとは、第２信号線５０によって接続されてもよい。

（変形例２）
端子３８はスレーブ処理回路３０と接続され、且つ、端子３６はスレーブ処理回路３０と接続される。ただし、端子３８と端子３６とは、スレーブ処理回路３０を介さず接続されてもよい。例えば、端子３８と端子３６とが信号線によって結ばれ、且つ、該信号線とスレーブ処理回路３０とが別の信号線によって結ばれてもよい。

［実施の形態から得られる発明］
上記実施の形態および変形例から把握しうる発明について、以下に記載する。

＜第１の発明＞
第１の発明は、マスターユニット（１２、１４）と機器（１０４）とを接続し、前記マスターユニット（１４）と前記機器との間で信号を伝送するＩ／Ｏユニット（１６）であって、前段に設けられるマスターユニット（１２、１４）または前段に設けられる他のＩ／Ｏユニット（１６）と接続するための前段側本流端子（３４）および前段側支流端子（３６）と、前記前段側支流端子に接続され、後段に設けられる他のＩ／Ｏユニット（１６）と接続するための後段側支流端子（３８）と、前記前段側支流端子と前記後段側支流端子とに接続され、信号処理を行うスレーブ処理回路（３０）と、前記前段側本流端子に接続され、後段に設けられる他の前記Ｉ／Ｏユニット、または後段に設けられる前記マスターユニット（１４）と接続するための後段側本流端子（４０）と、を備える。

これにより、１つのステーション内で増設可能なＩ／Ｏユニットが提供される。

前記後段側支流端子が後段に設けられる他の前記Ｉ／Ｏユニットの前記前段側支流端子と接続されることで、複数の前記スレーブ処理回路をデイジーチェーン接続してもよい。

第１の発明は、前記前段側本流端子が前段側に設けられた前記マスターユニットのマスター処理回路（１８）に接続され、前記後段側本流端子が後段側に設けられたマスターユニット（１４）のマスター処理回路（１８）に接続されることで、複数の前記マスター処理回路をデイジーチェーン接続してもよい。

前記Ｉ／Ｏユニットは、前記スレーブ処理回路と前記機器とを接続し、前記スレーブ処理回路が前記機器と信号の入出力を行うためのインターフェース（３２）をさらに備えてもよい。

＜第２の発明＞
第２の発明は、マスター処理回路（１８）を有し、Ｉ／Ｏユニット（１６）を介して、前記Ｉ／Ｏユニットに接続された機器（１０４）と信号を伝送するマスターユニット（１４）であって、前記マスター処理回路と、前段に設けられる前記Ｉ／Ｏユニットを介して前段側に位置するマスター処理回路（１８）とを接続するための第１本流端子（４４）と、前記マスター処理回路と、後段に設けられるＩ／Ｏユニット（１６）を介して後段側に位置するマスター処理回路（１８）とを接続するための第２本流端子（２４）と、後段に設けられた前記Ｉ／Ｏユニットと接続するための支流端子（２６）と、を備える。

これにより、１つのステーション内でのＩ／Ｏユニットの増設を可能にするマスターユニットが提供される。

＜第３の発明＞
第３の発明は、マスターユニット（１２、１４）と、前記マスターユニットと機器（１０４）との間で信号を伝送するＩ／Ｏユニット（１６）とを有する通信システム（１０）であって、前記Ｉ／Ｏユニットは、前段に設けられる前記マスターユニットまたは前段に設けられる他のＩ／Ｏユニット（１６）と接続するための前段側本流端子（３４）および前段側支流端子（３６）と、前記前段側支流端子に接続され、後段に設けられる他のＩ／Ｏユニット（１６）と接続するための後段側支流端子（３８）と、前記前段側支流端子と前記後段側支流端子とに接続され、信号処理を行うスレーブ処理回路（３０）と、前記前段側本流端子に接続され、後段に設けられる他の前記Ｉ／Ｏユニット、または後段に設けられるマスターユニット（１４）と接続するための後段側本流端子（４０）と、を備え、前記マスターユニット（１４）は、前段に設けられた前記Ｉ／Ｏユニットの前記後段側本流端子に接続される第１本流端子（４４）と、後段に設けられる前記Ｉ／Ｏユニットの前記前段側本流端子に接続される第２本流端子（２４）と、後段に設けられる前記Ｉ／Ｏユニットの前記前段側支流端子に接続される支流端子（２６）と、前記第１本流端子、前記第２本流端子および前記支流端子に接続され、信号処理を行うマスター処理回路（１８）と、を備える。

これにより、１つのステーション内でより多くのＩ／Ｏユニットの増設が可能な通信システムが提供される。

前記Ｉ／Ｏユニットは、前記スレーブ処理回路と前記機器とを接続し、前記スレーブ処理回路が前記機器と信号の入出力を行うためのインターフェース（３２）をさらに備えてもよい。

Claims (7)

1. マスターユニット（１２、１４）と機器（１０４）とを接続し、前記マスターユニットと前記機器との間で信号を伝送するＩ／Ｏユニット（１６）であって、
   前段に設けられるマスターユニットまたは前段に設けられる他のＩ／Ｏユニットと接続するための前段側本流端子（３４）および前段側支流端子（３６）と、
   前記前段側支流端子に接続され、後段に設けられる他のＩ／Ｏユニット（１６）と接続するための後段側支流端子（３８）と、
   前記前段側支流端子と前記後段側支流端子とに接続され、信号処理を行うスレーブ処理回路（３０）と、
   前記前段側本流端子に接続され、後段に設けられる他の前記Ｉ／Ｏユニット、または後段に設けられる前記マスターユニットと接続するための後段側本流端子（４０）と、
   を備える、Ｉ／Ｏユニット。
2. 請求項１に記載のＩ／Ｏユニットであって、
   前記後段側支流端子が後段に設けられる他の前記Ｉ／Ｏユニットの前記前段側支流端子と接続されることで、複数の前記スレーブ処理回路をデイジーチェーン接続する、Ｉ／Ｏユニット。
3. 請求項１または２に記載のＩ／Ｏユニットであって、
   前記前段側本流端子が前段側に設けられた前記マスターユニットのマスター処理回路（１８）に接続され、前記後段側本流端子が後段側に設けられたマスターユニット（１４）のマスター処理回路（１８）に接続されることで、複数の前記マスター処理回路をデイジーチェーン接続する、Ｉ／Ｏユニット。
4. 請求項１～３のいずれか１項に記載のＩ／Ｏユニットであって、
   前記スレーブ処理回路と前記機器とを接続し、前記スレーブ処理回路が前記機器と信号の入出力を行うためのインターフェース（３２）をさらに備える、Ｉ／Ｏユニット。
5. マスター処理回路（１８）を有し、Ｉ／Ｏユニット（１６）を介して、前記Ｉ／Ｏユニットに接続された機器（１０４）と信号を伝送するマスターユニット（１４）であって、
   前記マスター処理回路と、前段に設けられる前記Ｉ／Ｏユニットを介して前段側に位置するマスター処理回路とを接続するための第１本流端子（４４）と、
   前記マスター処理回路と、後段に設けられるＩ／Ｏユニットを介して後段側に位置するマスター処理回路とを接続するための第２本流端子（２４）と、
   後段に設けられた前記Ｉ／Ｏユニットと接続するための支流端子（２６）と、
   を備える、マスターユニット。
6. マスターユニット（１２、１４）と、前記マスターユニットと機器（１０４）との間で信号を伝送するＩ／Ｏユニット（１６）とを有する通信システム（１０）であって、
   前記Ｉ／Ｏユニットは、
   前段に設けられる前記マスターユニットまたは前段に設けられる他のＩ／Ｏユニット（１６）と接続するための前段側本流端子（３４）および前段側支流端子（３６）と、
   前記前段側支流端子に接続され、後段に設けられる他のＩ／Ｏユニット（１６）と接続するための後段側支流端子（３８）と、
   前記前段側支流端子と前記後段側支流端子とに接続され、信号処理を行うスレーブ処理回路（３０）と、
   前記前段側本流端子に接続され、後段に設けられる他の前記Ｉ／Ｏユニット、または後段に設けられるマスターユニット（１４）と接続するための後段側本流端子（４０）と、
   を備え、
   前記マスターユニットは、
   前段に設けられた前記Ｉ／Ｏユニットの前記後段側本流端子に接続される第１本流端子（４４）と、
   後段に設けられる前記Ｉ／Ｏユニットの前記前段側本流端子に接続される第２本流端子（２４）と、
   後段に設けられる前記Ｉ／Ｏユニットの前記前段側支流端子に接続される支流端子（２６）と、
   前記第１本流端子、前記第２本流端子および前記支流端子に接続され、信号処理を行うマスター処理回路（１８）と、
   を備える、通信システム。
7. 請求項６に記載の通信システムであって、
   前記Ｉ／Ｏユニットは、前記スレーブ処理回路と前記機器とを接続し、前記スレーブ処理回路が前記機器と信号の入出力を行うためのインターフェース（３２）をさらに備える、通信システム。

Images