JPH0749832A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0749832A JPH0749832A JP5196485A JP19648593A JPH0749832A JP H0749832 A JPH0749832 A JP H0749832A JP 5196485 A JP5196485 A JP 5196485A JP 19648593 A JP19648593 A JP 19648593A JP H0749832 A JPH0749832 A JP H0749832A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- signal
- bidirectional interface
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【目的】 特定の方向切り換え制御信号を使用すること
なく、双方向インタフェースにおける方向切り換えを可
能とする。 【構成】 本実施例の双方向インタフェースにおいて
は、通常は受信用データバス１５−１〜１５−８を介し
て信号を入力する受信モードになっており、送信したい
ときには、送信用データバス２５−１〜２５−８を介し
て信号を出力すると、その送信信号そのものによって本
インターフェース５は送信モードに切り換わる。
なく、双方向インタフェースにおける方向切り換えを可
能とする。 【構成】 本実施例の双方向インタフェースにおいて
は、通常は受信用データバス１５−１〜１５−８を介し
て信号を入力する受信モードになっており、送信したい
ときには、送信用データバス２５−１〜２５−８を介し
て信号を出力すると、その送信信号そのものによって本
インターフェース５は送信モードに切り換わる。
Description
【０００１】
【産業上の利用分野】本発明は、計算機、プリンタ、Ｏ
Ａ機器等の情報処理装置に関し、詳しくは送受信処理が
可能な双方向インタフェースを備えた情報処理装置に関
する。
Ａ機器等の情報処理装置に関し、詳しくは送受信処理が
可能な双方向インタフェースを備えた情報処理装置に関
する。
【０００２】
【従来の技術】従来より、計算機、プリンタ、ＯＡ機器
等の情報処理装置において、例えばホストコンピュータ
からのデータ受信及びホストコンピュータへのデータ送
信を実行するために双方向インタフェースを備えたもの
が知られている。そして、この従来の情報処理装置にお
いては、双方向へのデータ通信を行うために、双方向イ
ンタフェースへ特定の方向切り換え制御信号を送ること
によって切り換えていた。
等の情報処理装置において、例えばホストコンピュータ
からのデータ受信及びホストコンピュータへのデータ送
信を実行するために双方向インタフェースを備えたもの
が知られている。そして、この従来の情報処理装置にお
いては、双方向へのデータ通信を行うために、双方向イ
ンタフェースへ特定の方向切り換え制御信号を送ること
によって切り換えていた。
【０００３】
【発明が解決しようとする課題】しかしながら、こうし
た従来の情報処理装置は、特定の方向切り換え制御信号
によって方向切り換えを行っているので、その方向切り
換え制御信号を送るための信号ライン及びＣＰＵにおい
て方向切り換えのための制御処理が必要となって来る。
た従来の情報処理装置は、特定の方向切り換え制御信号
によって方向切り換えを行っているので、その方向切り
換え制御信号を送るための信号ライン及びＣＰＵにおい
て方向切り換えのための制御処理が必要となって来る。
【０００４】そこで本発明は、上記の課題を解決するこ
とを目的とし、特定の方向切り換え制御信号を使用する
ことなく、双方向インタフェースにおける方向切り換え
を可能とした情報処理装置を提供することにある。
とを目的とし、特定の方向切り換え制御信号を使用する
ことなく、双方向インタフェースにおける方向切り換え
を可能とした情報処理装置を提供することにある。
【０００５】
【課題を解決するための手段】かかる目的を達成すべ
く、本発明は課題を解決するための手段として次の構成
を取った。即ち、送受信処理が可能な双方向インタフェ
ースを備えた情報処理装置であって、上記双方向インタ
フェースが、送信用バスライン及び受信用バスライン
と、それら両バスラインに接続され、送信用バスライン
若しくは受信用バスラインの信号によって送受信の方向
を自動的に切り換え可能な切換手段と、を備えたことを
特徴とする情報処理装置の構成がそれである。
く、本発明は課題を解決するための手段として次の構成
を取った。即ち、送受信処理が可能な双方向インタフェ
ースを備えた情報処理装置であって、上記双方向インタ
フェースが、送信用バスライン及び受信用バスライン
と、それら両バスラインに接続され、送信用バスライン
若しくは受信用バスラインの信号によって送受信の方向
を自動的に切り換え可能な切換手段と、を備えたことを
特徴とする情報処理装置の構成がそれである。
【０００６】
【作用】上記構成を有する本発明の情報処理装置によれ
ば、双方向インタフェースにおける送信用バスライン及
び受信用バスラインに接続された切換手段が、送信用バ
スライン若しくは受信用バスラインの信号によって送受
信の方向を自動的に切り換える。例えば、送信用バスラ
インの信号によって切り換えるものを例に取って説明す
ると、通常は受信用バスラインを介して信号を入力する
受信モードになっており、送信したいときには送信用バ
スラインを介して信号を出力すると、その送信信号その
ものによって切換手段が本インターフェースを送信モー
ドに切り換える。もちろん受信用バスラインの信号によ
って切り換えるようにしてもよく、その場合、通常は送
信用バスラインを介して信号を出力する送信モードにな
っており、受信したいときには受信用バスラインを介し
て信号が入力されると、その受信信号そのものによって
切換手段がインターフェースを受信モードに切り換え
る。
ば、双方向インタフェースにおける送信用バスライン及
び受信用バスラインに接続された切換手段が、送信用バ
スライン若しくは受信用バスラインの信号によって送受
信の方向を自動的に切り換える。例えば、送信用バスラ
インの信号によって切り換えるものを例に取って説明す
ると、通常は受信用バスラインを介して信号を入力する
受信モードになっており、送信したいときには送信用バ
スラインを介して信号を出力すると、その送信信号その
ものによって切換手段が本インターフェースを送信モー
ドに切り換える。もちろん受信用バスラインの信号によ
って切り換えるようにしてもよく、その場合、通常は送
信用バスラインを介して信号を出力する送信モードにな
っており、受信したいときには受信用バスラインを介し
て信号が入力されると、その受信信号そのものによって
切換手段がインターフェースを受信モードに切り換え
る。
【０００７】このように特定の方向切り換え制御信号を
使用することなく、ハード構成のみで双方向インタフェ
ースにおける方向切り換えが可能となる。従って、方向
切換制御信号による方向切り換えを待って送信あるいは
受信を行うのに比べ、送信あるいは受信する対象の信号
そのものによって方向切り換えが可能なのでレスポンス
の向上が期待できる。
使用することなく、ハード構成のみで双方向インタフェ
ースにおける方向切り換えが可能となる。従って、方向
切換制御信号による方向切り換えを待って送信あるいは
受信を行うのに比べ、送信あるいは受信する対象の信号
そのものによって方向切り換えが可能なのでレスポンス
の向上が期待できる。
【０００８】
【実施例】以下、本発明の実施例を図面と共に説明す
る。図１は本発明の情報処理装置をプリンタに適用した
場合の双方向インタフェースの一実施例を示す回路図、
図２はそのプリンタ１の概略構成を示すブロック図であ
る。
る。図１は本発明の情報処理装置をプリンタに適用した
場合の双方向インタフェースの一実施例を示す回路図、
図２はそのプリンタ１の概略構成を示すブロック図であ
る。
【０００９】プリンタ１は外部のホストコンピュータ３
と接続されており、双方向インタフェース５を介してデ
ータ通信を行う。双方向インタフェース５においては、
ホスト通信用データバス７を通じてホストコンピュータ
３からのデータを受信したりホストコンピュータ３へデ
ータを送信したりする。双方向インタフェース５はプリ
ンタ内部データバス９を介してプリンタ１のＣＰＵ、Ｒ
ＯＭ、ＲＡＭ等と接続されている。なお、これらは本発
明の主要部ではないので、図示を省略する。
と接続されており、双方向インタフェース５を介してデ
ータ通信を行う。双方向インタフェース５においては、
ホスト通信用データバス７を通じてホストコンピュータ
３からのデータを受信したりホストコンピュータ３へデ
ータを送信したりする。双方向インタフェース５はプリ
ンタ内部データバス９を介してプリンタ１のＣＰＵ、Ｒ
ＯＭ、ＲＡＭ等と接続されている。なお、これらは本発
明の主要部ではないので、図示を省略する。
【００１０】次に、本実施例の双方向インタフェース５
の回路構成を図１を参照して説明する。図１に示すよう
に、本双方向インタフェース５は、抵抗器１１−１〜１
１−８、受信用バッファ１３−１〜１３−８、受信用デ
ータバス１５−１〜１５−８、受信用データレジスタ１
７、送信用スリーステートバッファ２３−１〜２３−
８、送信用データバス２５−１〜２５−８、送信用デー
タレジスタ２７、等により構成されている。本双方向イ
ンタフェース５はパラレルインターフェースであり、受
信用データレジスタ１７と送信用データレジスタ２７以
外は８組ずつ備えている。
の回路構成を図１を参照して説明する。図１に示すよう
に、本双方向インタフェース５は、抵抗器１１−１〜１
１−８、受信用バッファ１３−１〜１３−８、受信用デ
ータバス１５−１〜１５−８、受信用データレジスタ１
７、送信用スリーステートバッファ２３−１〜２３−
８、送信用データバス２５−１〜２５−８、送信用デー
タレジスタ２７、等により構成されている。本双方向イ
ンタフェース５はパラレルインターフェースであり、受
信用データレジスタ１７と送信用データレジスタ２７以
外は８組ずつ備えている。
【００１１】その接続状態を説明すると、ホスト通信用
データバス７−１〜７−８が抵抗器１１−１〜１１−８
によりプルアップされ、受信用バッファ１３−１〜１３
−８の入力及び送信用スリーステートバッファ２３−１
〜２３−８の出力側に接続されている。受信側は、受信
用バッファ１３−１〜１３−８からのバッファ出力が受
信用データバス１５−１〜１５−８、受信用データレジ
スタ１７を介してプリンタ内部データバス９−１〜９−
８に接続されている。一方、送信側は、送信用スリース
テートバッファ２３−１〜２３−８の入力側はＧＮＤに
接続され、送信用スリーステートバッファ２３−１〜２
３−８のイネーブル端子２４−１〜２４−８には、プリ
ンタ内部データバス９−１〜９−８、送信用データレジ
スタ２７を介した送信用データバス２５−２〜２５−８
が接続されている。
データバス７−１〜７−８が抵抗器１１−１〜１１−８
によりプルアップされ、受信用バッファ１３−１〜１３
−８の入力及び送信用スリーステートバッファ２３−１
〜２３−８の出力側に接続されている。受信側は、受信
用バッファ１３−１〜１３−８からのバッファ出力が受
信用データバス１５−１〜１５−８、受信用データレジ
スタ１７を介してプリンタ内部データバス９−１〜９−
８に接続されている。一方、送信側は、送信用スリース
テートバッファ２３−１〜２３−８の入力側はＧＮＤに
接続され、送信用スリーステートバッファ２３−１〜２
３−８のイネーブル端子２４−１〜２４−８には、プリ
ンタ内部データバス９−１〜９−８、送信用データレジ
スタ２７を介した送信用データバス２５−２〜２５−８
が接続されている。
【００１２】次に本実施例のプリンタ１における双方向
インタフェース５の作動について説明する。ホストコン
ピュータ３からホスト通信用データバス７−１〜７−８
を介して入力される受信データは、そのまま受信用バッ
ファ１３−１〜１３−８を通して、Ｈｉｇｈレベル（以
下単にＨと記す）なら「Ｈ」、Ｌｏｗレベル（以下単に
Ｌと記す）なら「Ｌ」として出力され、受信用データバ
ス１５−１〜１５−８より受信用データレジスタ１７に
格納される。
インタフェース５の作動について説明する。ホストコン
ピュータ３からホスト通信用データバス７−１〜７−８
を介して入力される受信データは、そのまま受信用バッ
ファ１３−１〜１３−８を通して、Ｈｉｇｈレベル（以
下単にＨと記す）なら「Ｈ」、Ｌｏｗレベル（以下単に
Ｌと記す）なら「Ｌ」として出力され、受信用データバ
ス１５−１〜１５−８より受信用データレジスタ１７に
格納される。
【００１３】一方、送信用データレジスタ２７に格納さ
れる送信データは、送信時に出力されて、送信用データ
バス２５−１〜２５−８より送信用スリーステートバッ
ファ２３−１〜２３−８のイネーブル端子２４−１〜２
４−８に入力される。ここで、送信用スリーステートバ
ッファ２３−１〜２３−８の入力はＧＮＤに接続され
「Ｌ」に固定されているため、送信用データバス２５−
１〜２５−８を介してイネーブル端子２４−１〜２４−
８に入力する送信データが「Ｌ」であった場合、送信用
スリーステートバッファ２３−１〜２３−８からは、そ
の送信用スリーステートバッファ２３−１〜２３−８へ
の入力値が出力され、出力は「Ｌ」となる。
れる送信データは、送信時に出力されて、送信用データ
バス２５−１〜２５−８より送信用スリーステートバッ
ファ２３−１〜２３−８のイネーブル端子２４−１〜２
４−８に入力される。ここで、送信用スリーステートバ
ッファ２３−１〜２３−８の入力はＧＮＤに接続され
「Ｌ」に固定されているため、送信用データバス２５−
１〜２５−８を介してイネーブル端子２４−１〜２４−
８に入力する送信データが「Ｌ」であった場合、送信用
スリーステートバッファ２３−１〜２３−８からは、そ
の送信用スリーステートバッファ２３−１〜２３−８へ
の入力値が出力され、出力は「Ｌ」となる。
【００１４】また、イネーブル端子２４−１〜２４−８
に入力する送信データが「Ｈ」であった場合は入力側
（ＧＮＤ）と切り離されて、送信用スリーステートバッ
ファ２３−１〜２３−８からの出力はハイインピーダン
ス状態となる。しかし、さらに出力側において抵抗器１
１−１〜１１−８でプルアップしてあるので、ホスト通
信用データバス７−１〜７−８を介したホストコンピュ
ータ３への出力は「Ｈ」となる。
に入力する送信データが「Ｈ」であった場合は入力側
（ＧＮＤ）と切り離されて、送信用スリーステートバッ
ファ２３−１〜２３−８からの出力はハイインピーダン
ス状態となる。しかし、さらに出力側において抵抗器１
１−１〜１１−８でプルアップしてあるので、ホスト通
信用データバス７−１〜７−８を介したホストコンピュ
ータ３への出力は「Ｈ」となる。
【００１５】このように、本実施例においては、通常は
受信用データバス１５−１〜１５−８を介して信号を入
力する受信モードになっており、送信したいときには送
信用データバス２５−１〜２５−８を介して信号を出力
すると、その送信信号そのものによって本インターフェ
ース５は送信モードに切り換わる。
受信用データバス１５−１〜１５−８を介して信号を入
力する受信モードになっており、送信したいときには送
信用データバス２５−１〜２５−８を介して信号を出力
すると、その送信信号そのものによって本インターフェ
ース５は送信モードに切り換わる。
【００１６】従来のような特定の方向切り換え制御信号
を使用することなく、ハード構成のみで双方向インタフ
ェース５における方向切り換えを自動的に行える、従っ
て、方向切換制御信号による方向切り換えを待って送信
あるいは受信を行うのに比べ、送信あるいは受信する対
象の信号そのものによって方向切り換えが可能なのでレ
スポンスの向上が期待できる。
を使用することなく、ハード構成のみで双方向インタフ
ェース５における方向切り換えを自動的に行える、従っ
て、方向切換制御信号による方向切り換えを待って送信
あるいは受信を行うのに比べ、送信あるいは受信する対
象の信号そのものによって方向切り換えが可能なのでレ
スポンスの向上が期待できる。
【００１７】以上本発明の実施例について説明したが、
本発明はこうした実施例に限定されるものではなく、本
発明の趣旨を逸脱しない範囲において種々なる態様で実
施しえることは勿論である。例えば、上記実施例では送
信信号によって切り換えるようにしたが、もちろん受信
用バスラインの信号によって切り換えるようにしてもよ
い。
本発明はこうした実施例に限定されるものではなく、本
発明の趣旨を逸脱しない範囲において種々なる態様で実
施しえることは勿論である。例えば、上記実施例では送
信信号によって切り換えるようにしたが、もちろん受信
用バスラインの信号によって切り換えるようにしてもよ
い。
【００１８】上記実施例では送信信号そのもので方向切
換を行なうものを示したが、プリンタ１のＣＰＵからリ
ード信号を出力することで方向を切り換える例を示す。
その場合の回路構成を図３に示す。この場合の双方向イ
ンタフェースは、図１の場合と同様の、受信用バッファ
１１３−１〜１１３−８、受信用データバス１１５−１
〜１１５−８、受信用データレジスタ１１７、送信用ス
リーステートバッファ１２３−１〜１２３−８、送信用
データバス１２５−１〜１２５−８、送信用データレジ
スタ１２７を備えているが、抵抗器１１−１〜１１−８
は設けられていない。そして、図１の構成では送信用ス
リーステートバッファ２３−１〜２３−８の入力はＧＮ
Ｄに接続されていたが、この図３のものでは、送信用ス
リーステートバッファ１２３−１〜１２３−８の入力
は、送信用データレジスタ１２７に接続されている。
換を行なうものを示したが、プリンタ１のＣＰＵからリ
ード信号を出力することで方向を切り換える例を示す。
その場合の回路構成を図３に示す。この場合の双方向イ
ンタフェースは、図１の場合と同様の、受信用バッファ
１１３−１〜１１３−８、受信用データバス１１５−１
〜１１５−８、受信用データレジスタ１１７、送信用ス
リーステートバッファ１２３−１〜１２３−８、送信用
データバス１２５−１〜１２５−８、送信用データレジ
スタ１２７を備えているが、抵抗器１１−１〜１１−８
は設けられていない。そして、図１の構成では送信用ス
リーステートバッファ２３−１〜２３−８の入力はＧＮ
Ｄに接続されていたが、この図３のものでは、送信用ス
リーステートバッファ１２３−１〜１２３−８の入力
は、送信用データレジスタ１２７に接続されている。
【００１９】また、送信用スリーステートバッファ１２
３−１〜１２３−８の各イネーブル端子１２４−１〜１
２４−８には、プリンタ内部のＣＰＵ（図示せず）から
出力されたリード信号が、インバータ１５０を介してそ
れぞれ入力している。本実施例の場合の作動について説
明する。ＣＰＵリード信号が入力しないときには、送信
用スリーステートバッファ１２３−１〜１２３−８の各
イネーブル端子１２４−１〜１２４−８への制御入力
（つまりＣＰＵリード信号のインバート信号）は「Ｈ」
となり、送信用データレジスタ１２７に格納される送信
データは、送信時には、送信用データバス１２５−１〜
１２５−８より自由に出力される。
３−１〜１２３−８の各イネーブル端子１２４−１〜１
２４−８には、プリンタ内部のＣＰＵ（図示せず）から
出力されたリード信号が、インバータ１５０を介してそ
れぞれ入力している。本実施例の場合の作動について説
明する。ＣＰＵリード信号が入力しないときには、送信
用スリーステートバッファ１２３−１〜１２３−８の各
イネーブル端子１２４−１〜１２４−８への制御入力
（つまりＣＰＵリード信号のインバート信号）は「Ｈ」
となり、送信用データレジスタ１２７に格納される送信
データは、送信時には、送信用データバス１２５−１〜
１２５−８より自由に出力される。
【００２０】一方、受信したいときには、ＣＰＵがリー
ド信号を出力すると、送信用スリーステートバッファ１
２３−１〜１２３−８の各イネーブル端子１２４−１〜
１２４−８への制御入力は、リード信号のインバート信
号である「Ｌ」となり、入力側となる送信用データレジ
スタ１２７とは切り離されることとなる。従って、ホス
ト通信用データバス１０７−１〜１０７−８を介して入
力される受信データは、そのまま受信用バッファ１１３
−１〜１１３−８を通して、受信用データバス１１５−
１〜１１５−８より受信用データレジスタ１１７に格納
される。
ド信号を出力すると、送信用スリーステートバッファ１
２３−１〜１２３−８の各イネーブル端子１２４−１〜
１２４−８への制御入力は、リード信号のインバート信
号である「Ｌ」となり、入力側となる送信用データレジ
スタ１２７とは切り離されることとなる。従って、ホス
ト通信用データバス１０７−１〜１０７−８を介して入
力される受信データは、そのまま受信用バッファ１１３
−１〜１１３−８を通して、受信用データバス１１５−
１〜１１５−８より受信用データレジスタ１１７に格納
される。
【００２１】この実施例の場合は、信号ラインが別に必
要となってくるが、従来は方向切り換え制御信号（イネ
ーブル信号）を送って送信側に切り換えたり、受信側に
切り換えたりして、切り換えられたことを確認した後に
リード信号等を出して受信等を行っていたものが、本実
施例では、ＣＰＵがリード信号を出したときにすぐ待ち
時間なしでデータをリードすることができる。従って、
従来の方向切換制御信号による方向切り換えを待って送
信あるいは受信を行うのに比べると、レスポンスの向上
が期待できる。
要となってくるが、従来は方向切り換え制御信号（イネ
ーブル信号）を送って送信側に切り換えたり、受信側に
切り換えたりして、切り換えられたことを確認した後に
リード信号等を出して受信等を行っていたものが、本実
施例では、ＣＰＵがリード信号を出したときにすぐ待ち
時間なしでデータをリードすることができる。従って、
従来の方向切換制御信号による方向切り換えを待って送
信あるいは受信を行うのに比べると、レスポンスの向上
が期待できる。
【００２２】
【発明の効果】以上詳述したように本発明の情報処理装
置は、特定の方向切り換え制御信号を使用することな
く、ハード構成のみで双方向インタフェースにおける方
向切り換えが可能となる。従って、方向切換制御信号に
よる方向切り換えを待って送信あるいは受信を行うのに
比べ、送信あるいは受信する対象の信号そのものによっ
て方向切り換えが可能なのでレスポンスの向上が期待で
きるという効果を奏する。
置は、特定の方向切り換え制御信号を使用することな
く、ハード構成のみで双方向インタフェースにおける方
向切り換えが可能となる。従って、方向切換制御信号に
よる方向切り換えを待って送信あるいは受信を行うのに
比べ、送信あるいは受信する対象の信号そのものによっ
て方向切り換えが可能なのでレスポンスの向上が期待で
きるという効果を奏する。
【図１】 本発明の情報処理装置をプリンタに適用した
場合の双方向インタフェースの一実施例を示す回路図で
ある。
場合の双方向インタフェースの一実施例を示す回路図で
ある。
【図２】 プリンタの概略構成を示すブロック図であ
る。
る。
【図３】 プリンタのＣＰＵからリード信号を出力する
ことで方向を切り換える場合の回路図である。
ことで方向を切り換える場合の回路図である。
１…プリンタ、 ３…ホストコンピュータ、 ５…双方
向インタフェース、７，７−１〜７−８，１０７−１〜
１０７−８…ホスト通信用データバス、９，９−１〜９
−８，１０９−１〜１０９−８…プリンタ内部データバ
ス、１１−１〜１１−８…抵抗器、１３−１〜１３−
８，１１３−１〜１１３−８…受信用バッファ、１５−
１〜１５−８，１１５−１〜１１５−８…受信用データ
バス、１７，１１７…受信用データレジスタ ２３−１〜２３−８，１２３−１〜１２３−８…送信用
スリーステートバッファ、２４−１〜２４−８，１２４
−１〜１２４−８イネーブル端子、２５−１〜２５−
８，１２５−１〜１２５−８…送信用データバス、２
７，１２７…送信用データレジスタ
向インタフェース、７，７−１〜７−８，１０７−１〜
１０７−８…ホスト通信用データバス、９，９−１〜９
−８，１０９−１〜１０９−８…プリンタ内部データバ
ス、１１−１〜１１−８…抵抗器、１３−１〜１３−
８，１１３−１〜１１３−８…受信用バッファ、１５−
１〜１５−８，１１５−１〜１１５−８…受信用データ
バス、１７，１１７…受信用データレジスタ ２３−１〜２３−８，１２３−１〜１２３−８…送信用
スリーステートバッファ、２４−１〜２４−８，１２４
−１〜１２４−８イネーブル端子、２５−１〜２５−
８，１２５−１〜１２５−８…送信用データバス、２
７，１２７…送信用データレジスタ
Claims (1)
- 【請求項１】 送受信処理が可能な双方向インタフェー
スを備えた情報処理装置であって、 上記双方向インタフェースが、 送信用バスライン及び受信用バスラインと、 それら両バスラインに接続され、送信用バスライン若し
くは受信用バスラインの信号によって送受信の方向を自
動的に切り換え可能な切換手段と、 を備えたことを特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19648593A JP3557625B2 (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
| US08/265,825 US5623611A (en) | 1993-08-06 | 1994-06-27 | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19648593A JP3557625B2 (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0749832A true JPH0749832A (ja) | 1995-02-21 |
| JP3557625B2 JP3557625B2 (ja) | 2004-08-25 |
Family
ID=16358569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19648593A Expired - Fee Related JP3557625B2 (ja) | 1993-08-06 | 1993-08-06 | 情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5623611A (ja) |
| JP (1) | JP3557625B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269035A (ja) * | 2001-03-09 | 2002-09-20 | Canon Inc | シリアル通信装置，シリアル通信方法，シリアル通信のための記憶媒体およびプログラム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854909A (en) * | 1995-09-29 | 1998-12-29 | Intel Corporation | Test and control access architecture for an integrated circuit |
| US5802124A (en) * | 1996-01-11 | 1998-09-01 | Texas Instruments Incorporated | Systems and methods for transmitting data within a computer system |
| DE29802482U1 (de) * | 1998-02-13 | 1999-04-01 | Siemens AG, 80333 München | Schaltung zur Bestimmung der Übertragungsrichtung einer Einrichtung zum Anschluß eines Teilnehmers an eine Busleitung |
| US6366976B1 (en) | 1998-02-13 | 2002-04-02 | Siemens Aktiengesellschaft | Device for connecting a subscriber to a bus line |
| DE29802483U1 (de) * | 1998-02-13 | 1999-04-01 | Siemens AG, 80333 München | Einrichtung zum Anschluß eines Teilnehmers an eine Busleitung |
| DE19855372A1 (de) * | 1998-12-01 | 2000-06-08 | Bosch Gmbh Robert | Vorrichtung zur bidirektionalen Signalübertragung |
| JP4081963B2 (ja) * | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
| US6831924B1 (en) * | 2000-07-20 | 2004-12-14 | Silicon Graphics, Inc. | Variable mode bi-directional and uni-directional computer communication system |
| US6907480B2 (en) * | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
| JP4949816B2 (ja) * | 2006-12-01 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 |
| US8412900B1 (en) * | 2011-09-27 | 2013-04-02 | Hitachi, Ltd. | Storage system and volume pair synchronization method |
| CN106301337B (zh) * | 2015-05-13 | 2019-12-06 | 恩智浦有限公司 | 双向通信的方法和系统 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3876983A (en) * | 1974-04-29 | 1975-04-08 | Ibm | Synchronous disconnection and rearrangement |
| US3967059A (en) * | 1975-02-05 | 1976-06-29 | Sperry Rand Corporation | Bi-directional logic system |
| US4071887A (en) * | 1975-10-30 | 1978-01-31 | Motorola, Inc. | Synchronous serial data adaptor |
| US4035770A (en) * | 1976-02-11 | 1977-07-12 | Susan Lillie Sarle | Switching system for use with computer data loop terminals and method of operating same |
| US4209838A (en) * | 1976-12-20 | 1980-06-24 | Sperry Rand Corporation | Asynchronous bidirectional interface with priority bus monitoring among contending controllers and echo from a terminator |
| US4127896A (en) * | 1977-08-10 | 1978-11-28 | Bunker Ramo Corporation | Bidirectional interface utilizing read-only memory, decoder and multiplexer |
| US4154978A (en) * | 1977-12-08 | 1979-05-15 | Operating Systems, Inc. | Self-contained bidirectional amplifying repeater |
| US4191941A (en) * | 1978-04-03 | 1980-03-04 | Rca Corporation | Switch matrix for data transfers |
| JPS55134560A (en) * | 1979-04-06 | 1980-10-20 | Fuji Electric Co Ltd | Automatic reconstitution system for common transmission line |
| JPS5847111B2 (ja) * | 1979-09-10 | 1983-10-20 | 株式会社日立製作所 | ル−プ伝送システム |
| US4315167A (en) * | 1979-09-10 | 1982-02-09 | International Business Machines Corporation | Self-switching bidirectional digital line driver |
| US4471243A (en) * | 1982-07-26 | 1984-09-11 | Rca Corporation | Bidirectional interface |
| CA1199394A (en) * | 1983-02-18 | 1986-01-14 | Conrad Lewis | Switching system with separate supervisory links |
| FR2598871B1 (fr) * | 1986-05-14 | 1988-09-30 | Bendix Electronics Sa | Circuit d'interface bidirectionnel presentant un acces unipolaire et un acces bipolaire pour des signaux logiques |
| JPS63209219A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | 双方向性インタ−フエイス回路 |
| FR2615681B1 (fr) * | 1987-05-19 | 1989-08-25 | Peugeot | Dispositif electronique formant interface bidirectionnelle de commande d'un element de puissance de commutation d'une charge |
| US4835418A (en) * | 1987-11-17 | 1989-05-30 | Xilinx, Inc. | Three-state bidirectional buffer |
| JPH0440030A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 信号送受信装置 |
| JP3203016B2 (ja) * | 1991-09-05 | 2001-08-27 | 富士通株式会社 | 二重化部スタンバイ系からの一重化部に対するアクセス方式 |
| JP2744154B2 (ja) * | 1991-10-24 | 1998-04-28 | 株式会社東芝 | バスシステム |
-
1993
- 1993-08-06 JP JP19648593A patent/JP3557625B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-27 US US08/265,825 patent/US5623611A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002269035A (ja) * | 2001-03-09 | 2002-09-20 | Canon Inc | シリアル通信装置，シリアル通信方法，シリアル通信のための記憶媒体およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3557625B2 (ja) | 2004-08-25 |
| US5623611A (en) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
| JP3557625B2 (ja) | 情報処理装置 | |
| JPH10161973A (ja) | バス制御装置およびバスユニット | |
| JPH05252163A (ja) | リモート入出力装置 | |
| JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
| JP3148765B2 (ja) | 互いに異なった規格のインターフェース間のボーレートを合わせるための通信ケーブル | |
| JPH0795734B2 (ja) | ポ−リング通信用回路 | |
| JP3088341B2 (ja) | バス上の高速データ転送方式 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS59218570A (ja) | コンピユ−タネツトワ−クシステム | |
| JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JPS62232057A (ja) | 擬似ｄｍａ方式 | |
| JPS61245735A (ja) | 多重伝送監視制御システム | |
| JPH09181750A (ja) | データ処理システム | |
| JPS6165351A (ja) | 制御システム | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 | |
| JPH04127750A (ja) | 通信インターフェースのクロック制御方式 | |
| JPH04314157A (ja) | 通信装置 | |
| JPH04333954A (ja) | 情報処理装置 | |
| JPH07160625A (ja) | データ転送装置 | |
| JPH08204733A (ja) | 伝送端末集合局 | |
| JPH04336726A (ja) | データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |