JPS61245735A - 多重伝送監視制御システム - Google Patents
多重伝送監視制御システムInfo
- Publication number
- JPS61245735A JPS61245735A JP60089383A JP8938385A JPS61245735A JP S61245735 A JPS61245735 A JP S61245735A JP 60089383 A JP60089383 A JP 60089383A JP 8938385 A JP8938385 A JP 8938385A JP S61245735 A JPS61245735 A JP S61245735A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- host computer
- transmission unit
- data
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は時分割多重伝送による多重伝送監視制御システ
ムに関するものである。
ムに関するものである。
〔背景技術Ｊ
最近のビル、店舗等では省エネルギ化、省人化、省配線
化を目的として、照明、空調、ポンプ等の設備機器の集
中制御監視の為、多重伝送技術を用いることが多くなっ
ている。
化を目的として、照明、空調、ポンプ等の設備機器の集
中制御監視の為、多重伝送技術を用いることが多くなっ
ている。
第３図はこの種の多重伝送技術を用いたシステムの全体
回路構成を示しており、この従来例回路では、ビットパ
ラレル型の信号伝送ユニット１と、端末器２．・・・と
を伝送線３を介して接続し、信号伝送ユニット１から時
分割多重伝送により第４図（ａ）に示すスタート信号Ｓ
Ｔ、アドレスデータＡＤ、制御データＣＤ、返送待機期
間信号ＲＴからなる伝送信号ｖＳをサイクリックに順次
伝送線３を介して伝送し、順次対応アドレスの端末器を
呼び出すのである。各端末器２１・・・は信号伝送ユニ
ット１からの伝送信号ＶＳを常時読み取り、その伝送信
号ｖＳのアドレスデータＡＤが当該端末器特有のアドレ
スと一致すると当該端末器はアドレスデータＡＤに続く
制御データＣＤを読み取り、その制御データＣＤに従っ
て端末器リレーを第４図（ｂ）に示すように駆動させる
と同時に監視入力理工に接続された監視入力を取り込ん
でその情報を返送信号ＲＤとして第４図（ｅ）に示すよ
うに上記返送待機期間信号ＲＴの受信期間中において信
号伝送ユニット１へ返送する。端末器リレーは無電圧リ
レー接点ｒを用いて、該リレー接点ｒに接続しである負
荷Ｒを制御する。而して信号伝送ユニット１は端末器２
１・・・からの返送信号ＲＤを受信して当該端末器の監
視入力の状態を監視するのである。ところで従来の信号
伝送ユニット１は第３図に示すようにホストコンピュー
タ４に対してビットパラレルに接続され、ホストコンピ
ュータ４と信号伝送ユニット１との間でデータの送受が
行えるよう１こなっており、ホストコンピュータ４から
は信号伝送ユニット１に対して１６ビツトのデータＨＤ
ＡＴＡを伝送し、信号伝送ユニット１からホストコンピ
ュータ４へ１６ビツトのデータＤＤＡＴ＾を出力する。
回路構成を示しており、この従来例回路では、ビットパ
ラレル型の信号伝送ユニット１と、端末器２．・・・と
を伝送線３を介して接続し、信号伝送ユニット１から時
分割多重伝送により第４図（ａ）に示すスタート信号Ｓ
Ｔ、アドレスデータＡＤ、制御データＣＤ、返送待機期
間信号ＲＴからなる伝送信号ｖＳをサイクリックに順次
伝送線３を介して伝送し、順次対応アドレスの端末器を
呼び出すのである。各端末器２１・・・は信号伝送ユニ
ット１からの伝送信号ＶＳを常時読み取り、その伝送信
号ｖＳのアドレスデータＡＤが当該端末器特有のアドレ
スと一致すると当該端末器はアドレスデータＡＤに続く
制御データＣＤを読み取り、その制御データＣＤに従っ
て端末器リレーを第４図（ｂ）に示すように駆動させる
と同時に監視入力理工に接続された監視入力を取り込ん
でその情報を返送信号ＲＤとして第４図（ｅ）に示すよ
うに上記返送待機期間信号ＲＴの受信期間中において信
号伝送ユニット１へ返送する。端末器リレーは無電圧リ
レー接点ｒを用いて、該リレー接点ｒに接続しである負
荷Ｒを制御する。而して信号伝送ユニット１は端末器２
１・・・からの返送信号ＲＤを受信して当該端末器の監
視入力の状態を監視するのである。ところで従来の信号
伝送ユニット１は第３図に示すようにホストコンピュー
タ４に対してビットパラレルに接続され、ホストコンピ
ュータ４と信号伝送ユニット１との間でデータの送受が
行えるよう１こなっており、ホストコンピュータ４から
は信号伝送ユニット１に対して１６ビツトのデータＨＤ
ＡＴＡを伝送し、信号伝送ユニット１からホストコンピ
ュータ４へ１６ビツトのデータＤＤＡＴ＾を出力する。
第５図はこのデータＨＤＡＴＡの転送におけるタイムチ
ャートを示しており、まずホストコンピュータ４はデー
タＨＤＡＴＡを転送する場合、同図（ａ）に示すホスト
ストローブ信号ＨＳＴを”Ｈ”にして同図（ｂ）に示す
ようにデータＨＤＡＴＡを出力する。
ャートを示しており、まずホストコンピュータ４はデー
タＨＤＡＴＡを転送する場合、同図（ａ）に示すホスト
ストローブ信号ＨＳＴを”Ｈ”にして同図（ｂ）に示す
ようにデータＨＤＡＴＡを出力する。
信号伝送ユニット１側ではホストストローブ信号ＨＳＴ
が’Ｈ″と成ったことを確認して伝送ユニットアクノリ
ッジ信号ＤＡＣＫをＨ″にして、データＩＩＤＡＴＡを
取り込み、取り込みが終了すると伝送ユニットアクノリ
ッジ信号ＤＡＣＫを同図（ｅ）に示すように”Ｌ”とす
る、そしてホストコンピュータ４ではこの伝送ユニット
アクノリッジ信号ＤＡＣＫのＨ″ＩＩＬ”の変化を確認
してホストストローブ信号ＨＳＴを”Ｌ″にする０以上
のようにしてホストコンピュータ４は信号伝送ユニット
１に対しでノＡンドシエイクを行うのである。また逆に
信号伝送ユニット１からホストコンピュータ４に１６ビ
ツトのデータＤＤＡＴＡを出力する時も、上述と同様に
信号伝送ユニット１からのストローブ信号ＤＳＴ、ホス
トコンピュータ４のホストアクノリッジ信号ＨＡＣＫに
よりハンドシェイクを行っている。ところで上述の回路
では信号伝送ユニット１とホストコンピュータ４との間
のハンドシェイクを行う為に信号伝送ユニット１からホ
ストコンピュータ４へのデータＤＤ＾Ｔ＾出力のための
１６ビツトのデータバス５ａとホストコンピュータ４か
ら信号伝送ユニット１へのデータＨＤＡＴＡ出力のため
のデータバス５ｂを夫々設けているため配線コストが高
く、そのうえ耐ノイズ性に劣るという問題があっ′た。
が’Ｈ″と成ったことを確認して伝送ユニットアクノリ
ッジ信号ＤＡＣＫをＨ″にして、データＩＩＤＡＴＡを
取り込み、取り込みが終了すると伝送ユニットアクノリ
ッジ信号ＤＡＣＫを同図（ｅ）に示すように”Ｌ”とす
る、そしてホストコンピュータ４ではこの伝送ユニット
アクノリッジ信号ＤＡＣＫのＨ″ＩＩＬ”の変化を確認
してホストストローブ信号ＨＳＴを”Ｌ″にする０以上
のようにしてホストコンピュータ４は信号伝送ユニット
１に対しでノＡンドシエイクを行うのである。また逆に
信号伝送ユニット１からホストコンピュータ４に１６ビ
ツトのデータＤＤＡＴＡを出力する時も、上述と同様に
信号伝送ユニット１からのストローブ信号ＤＳＴ、ホス
トコンピュータ４のホストアクノリッジ信号ＨＡＣＫに
よりハンドシェイクを行っている。ところで上述の回路
では信号伝送ユニット１とホストコンピュータ４との間
のハンドシェイクを行う為に信号伝送ユニット１からホ
ストコンピュータ４へのデータＤＤ＾Ｔ＾出力のための
１６ビツトのデータバス５ａとホストコンピュータ４か
ら信号伝送ユニット１へのデータＨＤＡＴＡ出力のため
のデータバス５ｂを夫々設けているため配線コストが高
く、そのうえ耐ノイズ性に劣るという問題があっ′た。
［発明の目的１
本発明は上述の問題点に鑑みて為されたもので、その目
的とするところはデータバスの方向を切り替えホストコ
ンピュータからのデータ伝送と、ホストコンピュータへ
のデータ伝送との双方向に共通のデータバスを使用して
ホストコンピュータに対してハンドシェイクによるデー
タの授受が行える多重伝送監視制御システムを提供する
にある。
的とするところはデータバスの方向を切り替えホストコ
ンピュータからのデータ伝送と、ホストコンピュータへ
のデータ伝送との双方向に共通のデータバスを使用して
ホストコンピュータに対してハンドシェイクによるデー
タの授受が行える多重伝送監視制御システムを提供する
にある。
［発明の開示］
Ｋ１九
第１図は本実施例の具体回路を示している０本実施例で
はホストコンピュータ４からのストローブ信号ＨＳＴを
７４ＬＳ７４のようなフリップフロップ６のクロックと
してフリップフロップ６のＣＫｉ子に入力してフリップ
フロップ６にトリガをかけ、該フリップフロップ６のＱ
出力にて信号伝送ユニット１に割り込み信号ＩＮＴを与
える。また信号伝送ユニット１及びホストコンピュータ
４の１６ビツトのデータ端子の内上位８ビットと、下位
８ビツトとは夫々８ビツトのデータバス８ ａ、 ８
ｂ″ｔ’ｔ’接続おり、夫々のデータバス８ｍ、８ｂに
は各ビットに対応して双方向に３ステートバツフアを内
蔵しである例えば７４ＬＳ２４５のようなバス方向切換
回路９ ａ、 ９ ｂを夫々挿入しである。バス方向切
換回路９ ａｔ ９ ｂはイネーブル端子ＥＮがＨ”で
あって且つＤｉｒ端子が”Ｈ″の時、端子Ａから端子Ｂ
の方向に、又イネーブル端子ＥＮがＨ″であって且つＤ
ｉｒ端子が″Ｌ″′の時端子Ｂから端子Ａの方向にデー
タ出力方向を切り換え、更にＤｉｒ端子がＨ″であって
且つイネーブル端子ＥＮがＬ”の時には端子Ｂ側をハイ
インピーダンスとし、又Ｄｉｒ端子がＬ″であって且つ
イネーブル端子ＥＮがＬ″′の時には端子Ａ１１ｌをハ
イインピーダンスとするものであり、各Ｄｉｒ端子は信
号伝送ユニット１からホストコンピュータ１へ出力され
るストローブ信号ＤＳＴが接続され、又各イネーブル端
子ＥＮはオアデー）１０の出力が接続されている。オア
ゲート１０は信号伝送ユニット１からホストコンピュー
タ４へ送られるアクノリッジ信号ＤＡＣＫと、アンドゲ
ート７のゲート出力との論理和をとるものである。アン
ドゲート７は上記ストローブ信号ＤＳＴと、ホストコン
ピュータ４からのアクノリッジ信号ＨＡＣＫとの論理積
をとるものである。
はホストコンピュータ４からのストローブ信号ＨＳＴを
７４ＬＳ７４のようなフリップフロップ６のクロックと
してフリップフロップ６のＣＫｉ子に入力してフリップ
フロップ６にトリガをかけ、該フリップフロップ６のＱ
出力にて信号伝送ユニット１に割り込み信号ＩＮＴを与
える。また信号伝送ユニット１及びホストコンピュータ
４の１６ビツトのデータ端子の内上位８ビットと、下位
８ビツトとは夫々８ビツトのデータバス８ ａ、 ８
ｂ″ｔ’ｔ’接続おり、夫々のデータバス８ｍ、８ｂに
は各ビットに対応して双方向に３ステートバツフアを内
蔵しである例えば７４ＬＳ２４５のようなバス方向切換
回路９ ａ、 ９ ｂを夫々挿入しである。バス方向切
換回路９ ａｔ ９ ｂはイネーブル端子ＥＮがＨ”で
あって且つＤｉｒ端子が”Ｈ″の時、端子Ａから端子Ｂ
の方向に、又イネーブル端子ＥＮがＨ″であって且つＤ
ｉｒ端子が″Ｌ″′の時端子Ｂから端子Ａの方向にデー
タ出力方向を切り換え、更にＤｉｒ端子がＨ″であって
且つイネーブル端子ＥＮがＬ”の時には端子Ｂ側をハイ
インピーダンスとし、又Ｄｉｒ端子がＬ″であって且つ
イネーブル端子ＥＮがＬ″′の時には端子Ａ１１ｌをハ
イインピーダンスとするものであり、各Ｄｉｒ端子は信
号伝送ユニット１からホストコンピュータ１へ出力され
るストローブ信号ＤＳＴが接続され、又各イネーブル端
子ＥＮはオアデー）１０の出力が接続されている。オア
ゲート１０は信号伝送ユニット１からホストコンピュー
タ４へ送られるアクノリッジ信号ＤＡＣＫと、アンドゲ
ート７のゲート出力との論理和をとるものである。アン
ドゲート７は上記ストローブ信号ＤＳＴと、ホストコン
ピュータ４からのアクノリッジ信号ＨＡＣＫとの論理積
をとるものである。
而してバス方向切換回路９１ｔ ９ ｂを切換動作させ
ることによりデータバス８ ａｔ Ｂ ｂの方向を切り
換え、ホストコンピュータ４から信号伝送ユニット１へ
、或いは信号伝送ユニット１からホストコンピュータ４
へのデータ出力が行えるのである。
ることによりデータバス８ ａｔ Ｂ ｂの方向を切り
換え、ホストコンピュータ４から信号伝送ユニット１へ
、或いは信号伝送ユニット１からホストコンピュータ４
へのデータ出力が行えるのである。
次にこのデータバス８ ａｔ ８ ｂの切り換え動作を
第２図に示すタイムチャートにより説明する。今ホスト
コンピュータ４からデータＨＤＡＴ＾を出力するとする
と、ホストコンピュータ４のストローブ信号ＨＳＴは第
２図（ａ）に示すようにＨ″となり、このストローブ信
号ＨＳＴの立ち上がり時に７リフプ７０ツブ６はＱ出力
を′Ｈ″とし、第２図（ｂ）に示す信号伝送ユニット１
に割り込み信号ＩＮＴを与える。信号伝送ユニット１で
は内ｊｌｃＰＵに割り込みがかかると、ホストコンピュ
ータ４とのデータ授受動作に移行し、アクノリッジ信号
ＤＡＣＫを第２図（Ｃ）に示すようにホストコンピュー
タ４へ出力する。アクノリッジ信号０＾ＣＫが発生する
と、フリップフロップ６のリセット端子ＲがＨ”となり
リセットがかがりＱ出力が″Ｌ″′に反転する。またオ
アゲート１０の出力が”Ｈ″となって各バス方向切換回
路９ ｍ、 ９ ｂのイネーブル端子ＥＮが第２図（ｇ
）に示すように”Ｈ”となる。
第２図に示すタイムチャートにより説明する。今ホスト
コンピュータ４からデータＨＤＡＴ＾を出力するとする
と、ホストコンピュータ４のストローブ信号ＨＳＴは第
２図（ａ）に示すようにＨ″となり、このストローブ信
号ＨＳＴの立ち上がり時に７リフプ７０ツブ６はＱ出力
を′Ｈ″とし、第２図（ｂ）に示す信号伝送ユニット１
に割り込み信号ＩＮＴを与える。信号伝送ユニット１で
は内ｊｌｃＰＵに割り込みがかかると、ホストコンピュ
ータ４とのデータ授受動作に移行し、アクノリッジ信号
ＤＡＣＫを第２図（Ｃ）に示すようにホストコンピュー
タ４へ出力する。アクノリッジ信号０＾ＣＫが発生する
と、フリップフロップ６のリセット端子ＲがＨ”となり
リセットがかがりＱ出力が″Ｌ″′に反転する。またオ
アゲート１０の出力が”Ｈ″となって各バス方向切換回
路９ ｍ、 ９ ｂのイネーブル端子ＥＮが第２図（ｇ
）に示すように”Ｈ”となる。
このとき信号伝送ユニット１からはストローブ信号ＤＳ
Ｔが第２図（ｄ）に示すように出力していないため、各
バス方向切換回路９ ａｓ Ｓ ｂのＤｉｒｊｌ子は第
２図（ｆ）に示すように”Ｌ″′であるから、データバ
ス８ ａ、 ８ ｂの方向は端子Ｂから、端子Ａ方向に
設定され、ホストコンピュータ４からデータＨＤＡＴ＾
を信号伝送ユニット１へ転送することができることにな
る。
Ｔが第２図（ｄ）に示すように出力していないため、各
バス方向切換回路９ ａｓ Ｓ ｂのＤｉｒｊｌ子は第
２図（ｆ）に示すように”Ｌ″′であるから、データバ
ス８ ａ、 ８ ｂの方向は端子Ｂから、端子Ａ方向に
設定され、ホストコンピュータ４からデータＨＤＡＴ＾
を信号伝送ユニット１へ転送することができることにな
る。
次に信号伝送ユニット１からホストコンピュータ４ヘデ
ータＤＤＡＴＡを出力する場合について説明する。まず
データＤＤＡＴＡを出力するに当たり、信号伝送ユニッ
ト１はストローブ信号ＤＳＴを第２図（ｄ）に示すよう
に出力する。このストローブ信号ＤＳＴが出力されると
第２図（ｆ）に示すように各バス方向切換回路９ａ、９
ｂのＤｉｒ端子が”Ｈ″′となり、各バス方向切換回路
９ ａｔ Ｓ ｂはデータ出力方向を端子Ａから端子Ｂ
に切り換える。そしてストローブ信号ＤＳＴを入力した
ホストコンピュータ４が＃１２図（ｅ）に示すようにア
クノリッジ信号ＨＡＣにを出力すると、アンドゲート７
からＨ”の出力を発生し、各バス方向切換回路９ ａ、
９ ｂのイネーブル端子ＥＮをＨ″′とする。イネー
ブルとなったバス方向切換回路９ ａ、 ９ ｂは信号
伝送ユニット１からのデータｎＤＡＴＡをホストコンピ
ュータ４へ通過させる。
ータＤＤＡＴＡを出力する場合について説明する。まず
データＤＤＡＴＡを出力するに当たり、信号伝送ユニッ
ト１はストローブ信号ＤＳＴを第２図（ｄ）に示すよう
に出力する。このストローブ信号ＤＳＴが出力されると
第２図（ｆ）に示すように各バス方向切換回路９ａ、９
ｂのＤｉｒ端子が”Ｈ″′となり、各バス方向切換回路
９ ａｔ Ｓ ｂはデータ出力方向を端子Ａから端子Ｂ
に切り換える。そしてストローブ信号ＤＳＴを入力した
ホストコンピュータ４が＃１２図（ｅ）に示すようにア
クノリッジ信号ＨＡＣにを出力すると、アンドゲート７
からＨ”の出力を発生し、各バス方向切換回路９ ａ、
９ ｂのイネーブル端子ＥＮをＨ″′とする。イネー
ブルとなったバス方向切換回路９ ａ、 ９ ｂは信号
伝送ユニット１からのデータｎＤＡＴＡをホストコンピ
ュータ４へ通過させる。
［発明の効果１
本発明は上述のようにホストコンピュータのデータ端子
と信号伝送ユニットのデータ端子との間を接続するデー
タバスに挿入されＤｉｒ端子に信号伝送ユニットのスト
ローブ信号の入力時にバス方向を信号伝送ユニットから
ホストコンピュータ方向に切り換えるバス方向切換回路
と、ホストコンピュータから出力されるストローブ信号
をクロックとしクロックの立ち上がり時にＱ出力を”Ｈ
”とし該Ｑ出力にて信号伝送ユニットにデータ授受を行
わせる割り込み信号を形成するフリップフロップと、信
号伝送ユニットからのストローブ信号とホストコンピュ
ータからのアクノリッジ信号の発生期間中と信号伝送ユ
ニットからのアクノリッジ信号の発生期間中とに夫々バ
ス方向切換回路をイネーブルする信号を発生させるゲー
ト回路を付設したのでホストコンピュータと信号伝送ユ
ニットとの間でハンドシェイクによりデータの授受を行
うデータバスを共有することができ、従来のようにホス
トコンピュータから信号伝送ユニツ）へ、又信号伝送ユ
ニットからホストコンピュータへ夫々設ける必要がなく
なり、データバスの本数の削減が図れ、コストダウンと
、耐ノイズの向上が期待できるいう効果を奏する。
と信号伝送ユニットのデータ端子との間を接続するデー
タバスに挿入されＤｉｒ端子に信号伝送ユニットのスト
ローブ信号の入力時にバス方向を信号伝送ユニットから
ホストコンピュータ方向に切り換えるバス方向切換回路
と、ホストコンピュータから出力されるストローブ信号
をクロックとしクロックの立ち上がり時にＱ出力を”Ｈ
”とし該Ｑ出力にて信号伝送ユニットにデータ授受を行
わせる割り込み信号を形成するフリップフロップと、信
号伝送ユニットからのストローブ信号とホストコンピュ
ータからのアクノリッジ信号の発生期間中と信号伝送ユ
ニットからのアクノリッジ信号の発生期間中とに夫々バ
ス方向切換回路をイネーブルする信号を発生させるゲー
ト回路を付設したのでホストコンピュータと信号伝送ユ
ニットとの間でハンドシェイクによりデータの授受を行
うデータバスを共有することができ、従来のようにホス
トコンピュータから信号伝送ユニツ）へ、又信号伝送ユ
ニットからホストコンピュータへ夫々設ける必要がなく
なり、データバスの本数の削減が図れ、コストダウンと
、耐ノイズの向上が期待できるいう効果を奏する。
第１図は本発明の実施例の回路構成図、第２図は同上の
動作説明用のタイムチャート、ｔＡｓ図は従来例の回路
構成図、第４図、第５図は同上の動作説明用のタイムチ
ャートであり、１は信号伝送ユニット、２．・・・は端
末器、３は伝送線、４はホストコンピュータ、６はフリ
ップフロップ、アンドゲート、８ｍ、８ｂはデータバス
、９８ｔ ９ ｂはバス方向切換回路、１０はオアゲー
ト、ＤＳＴ、ＨＯＳＴはストローブ信号、ＤＤＡＴＡ、
ＨＤＡＴＡはデータ、ＤＡＣＫｌＨＡＣＫはアクノリッ
ジ信号、ＩＮＴは割り込み信号である。 第２図
動作説明用のタイムチャート、ｔＡｓ図は従来例の回路
構成図、第４図、第５図は同上の動作説明用のタイムチ
ャートであり、１は信号伝送ユニット、２．・・・は端
末器、３は伝送線、４はホストコンピュータ、６はフリ
ップフロップ、アンドゲート、８ｍ、８ｂはデータバス
、９８ｔ ９ ｂはバス方向切換回路、１０はオアゲー
ト、ＤＳＴ、ＨＯＳＴはストローブ信号、ＤＤＡＴＡ、
ＨＤＡＴＡはデータ、ＤＡＣＫｌＨＡＣＫはアクノリッ
ジ信号、ＩＮＴは割り込み信号である。 第２図
Claims (1)
- （１）伝送線を介して接続した端末器を多重伝送による
伝送信号で順次呼び出して制御監視を行うと共に上記制
御、監視データの授受をホストコンピュータとの間で行
う信号伝送ユニットを備えた多重伝送監視制御システム
において、ホストコンピュータのデータ端子と信号伝送
ユニットのデータ端子との間を接続するデータバスに挿
入されたＤｉｒ端子に信号伝送ユニットのストローブ信
号の入力時にバス方向を信号伝送ユニットからホストコ
ンピュータ方向に切り換えるバス方向切換回路と、ホス
トコンピュータから出力されるストローブ信号をクロッ
クとしクロックの立ち上がり時にＱ出力を“Ｈ”とし該
Ｑ出力にて信号伝送ユニットにデータ授受を行わせる割
り込み信号を形成するフリップフロップと、信号伝送ユ
ニットからのストローブ信号とホストコンピュータから
のアクノリッジ信号の発生期間中と信号伝送ユニットか
らのアクノリッジ信号の発生期間中とに夫々バス方向切
換回路をイネーブルする信号を発生させるゲート回路を
付設したことを特徴とする多重伝送監視制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089383A JPS61245735A (ja) | 1985-04-24 | 1985-04-24 | 多重伝送監視制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089383A JPS61245735A (ja) | 1985-04-24 | 1985-04-24 | 多重伝送監視制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245735A true JPS61245735A (ja) | 1986-11-01 |
Family
ID=13969147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60089383A Pending JPS61245735A (ja) | 1985-04-24 | 1985-04-24 | 多重伝送監視制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245735A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198911A (ja) * | 1987-10-12 | 1989-04-17 | Olympus Optical Co Ltd | 形状寸法測定装置におけるデータ転送システム |
| JPH02303242A (ja) * | 1989-05-17 | 1990-12-17 | Nec Corp | バス中継装置 |
-
1985
- 1985-04-24 JP JP60089383A patent/JPS61245735A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198911A (ja) * | 1987-10-12 | 1989-04-17 | Olympus Optical Co Ltd | 形状寸法測定装置におけるデータ転送システム |
| JPH02303242A (ja) * | 1989-05-17 | 1990-12-17 | Nec Corp | バス中継装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JPS63255760A (ja) | 制御システム | |
| JPS61245735A (ja) | 多重伝送監視制御システム | |
| JP2739789B2 (ja) | データ送受信システム | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JPS6236938A (ja) | ロ−カルエリアネツトワ−クの通信制御装置 | |
| JP2564550B2 (ja) | 統合交換機 | |
| SU1587524A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JPS6336428Y2 (ja) | ||
| JPH0311446A (ja) | メモリの接続制御回路 | |
| JP4160778B2 (ja) | モータ制御装置 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JP2846013B2 (ja) | バスシステム | |
| JPH0531408U (ja) | 多重通信回路 | |
| JPH0363995A (ja) | デュアルポートメモリ | |
| JPS59208632A (ja) | 処理装置間の情報転送方式 | |
| JPH04205365A (ja) | データ通信装置 | |
| JPS61175750A (ja) | Ｄｍａ機能付きマイクロプロセツサシステム | |
| JPS63133738A (ja) | デ−タ交換システムの外部制御方式 | |
| JPH04101260A (ja) | バス制御方式 | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPH0152947B2 (ja) | ||
| JPH05303557A (ja) | マルチプロセッサシステム |