JP2846013B2

JP2846013B2 - バスシステム

Info

Publication number: JP2846013B2
Application number: JP1329500A
Authority: JP
Inventors: 晴信門田; 勝義小出
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-12-21
Filing date: 1989-12-21
Publication date: 1999-01-13
Anticipated expiration: 2014-01-13
Also published as: JPH03191454A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、複数のバスモジュールが1:N接続された専
用のシステムバスにおけるバスの延長を可能にしたバス
システムに関する。

（従来の技術）従来、マイクロプロセッサを内蔵した複数のバスモジ
ュールを収容するシステムバスにおいて、バスモジュー
ルを複数、収容したい場合又は離れて設置したい場合、
次のような方式を用いていた。

即ち、第１の方式は、第２図に示すようにシステムバ
ス１に、マイクロプロセッサを内蔵した複数のバスモジ
ュールBM₀,BM₁,BM₂,…,BM_m,BM_m+1を接続し、バスの信号
保証のため、バスの基本クロック周波数を下げて実現す
るものである。これにより、バスの距離を延ばすことに
よる信号間のクロストーク、バスの信号遅延によるタイ
ミングの競合といった問題を回避していた。

また、第２の方式は、第３図に示すように、第２図に
比べ、システムバス１上にアダプタとしてのマスタアダ
プタモジュール2,スレーブアダプタモジュール３を追加
し、アダプタでプロトコルを変換し、アダプタ（マスタ
アダプタモジュール2,スレーブアダプタモジュール３）
の命令により、スレーブアダプタからバスモジュールBM
_i（ｉ＝0,1,2,…,m,…）へ擬似的にバスタイミングを作
るものである。

（発明が解決しようとする課題）しかしながら、上述した従来の方式では次のような問
題があった。

（１）先ず第１の方式では、システムバス１の基本クロ
ック周波数を下げて実現するために、システムの性能が
低下してしまうという欠点があった。

（２）また第２の方式では、延長されたシステムバス１
上のバスモジュールBM_mのマイクロプロセッサが延長元
のシステムバス１上に接続されたバスモジュールBM₀内
のメモリを直接リードするような使い方の場合、アダプ
タ部（アダプタモジュール2,3）での処理遅延が大きす
ぎて、システムの性能が著しく低下してしまうため、バ
スモジュール内蔵のマイクロプロセッサとして密結合プ
ロセッサを使用することができない。また、アダプタ部
のコストが高くなり、このためバスシステムが高価にな
るという欠点があった。

また、上記アダプタ（アダプタモジュール2,3）は、
専用の制御回路を内蔵しており、配下のバスモジュール
からのシステムバス上の信号を受取って、バスプロトコ
ルに従って、信号をやりとりする。更に、アダプタは、
受取った信号の内容に従って、上位のバスモジュールを
アクセスし、そのアクセスした結果を受取ってから、下
位のバスモジュールに決められたバスプロトコルでデー
タを渡す。このためバスシーケンスは、夫々一旦切れ、
アダプタでのプロトコル処理遅延に時間がかかり、トー
タル処理時間が大となってしまう（システムの性能低下
となる）。従って実時間性が問題となるようなシステム
では、第２の方式は採用できない。

以上のように、従来の方式では、システムの性能が低
下したりバスシステムが高価になったりするという欠点
を有していた。

そこで、本発明の目的は、このような従来の欠点に鑑
み、システムの性能低下を従来に比べ少なくし、かつ低
価格なバスシステムによりシステムバスの延長を可能と
した情報処理システムを提供することにある。

（課題を解決するための手段）本発明は、バスに接続された複数のバスモジュールが
相互にデータをやりとりするバスシステムにおいて、マ
スタバスモジュールにマスタレピータを接続するととも
にスレーブバスモジュールにスレーブレピータを接続
し、各レピータ間をバス延長し、マスタレピータには、
マスタバスモジュールに接続されたバスドライバと方向
制御信号の送信手段とを備え、スレーブレピータには、
スレーブバスモジュールに接続されたバスドライバと、
マスタレピータおよびスレーブモジュールから同一論理
値の方向制御信号を受信しておき、マスタレピータまた
はスレーブモジュールがこの論理値を反転してバスドラ
イバの方向を切り替える論理和回路からなるバス方向制
御手段とを備えてなるものである。

（作用）バスには複数のバスモジュールが接続されている。ま
た、バスモジュール間、例えばマスタバスモジュールと
スレーブバスモジュール間のバスにはバスレピータが介
挿されている。また、各バスモジュールは、バス上にバ
スの方向を示す方向信号を出力するバス方向制御手段を
備えている。従って、あるバスモジュールがバス使用権
を獲得し、バスレピータを介して他のバスモジュールを
アクセスするとき、バス方向制御手段よりバスレピータ
に対して前記方向信号を送出する。バスレピータはこの
方向信号による方向でのみ全バス信号を方向制御するよ
うにした。

従って、バスを延長しても、バス延長によるプロトコ
ルの介在がないため、バスドライバの遅延のみでシステ
ムの性能が決まることになり、システムの性能低下を従
来に比べ少なくすることができる。

また、バスレピータは単純なバス制御回路で構成する
ことができるため、低価格なバスシステムを構成でき
る。

また、専用トランシーバは、バスレピータにのみあれ
ばよいので、各バスモジュールは低価格にできる。

また、各バスモジュールは自分がバスをアクセスする
ときのみ、方向信号を出力すればよいので、バスレピー
タの有無を意識する必要がなく、従って必要に応じて柔
軟なシステムの構築が可能となる。また、各バスレピー
タがある場合とない場合で、各バスモジュールは同じも
のを使用できる。

（実施例）次に本発明の実施例につき、図面を用いて説明する。

第１図は本発明の一実施例を示す構成図である。同図
において、11はシステムバスであって、このシステムバ
ス11に複数バスモジュール＃0,＃1,＃2,…，＃Ｎが接続
されている。ここに、バスモジュール＃０はマスタバス
モジュールであり、バスモジュール＃１〜＃Ｎはスレー
ブバスモジュールである。また、12及び13は、夫々バス
延長のための、本発明のバスレピータとしての、マスタ
レピータモジュール及びスレーブレピータモジュールで
ある。これらのマスタレピータモジュール12及びスレー
ブレピータモジュール13は、マスタバスモジュール＃０
とスレーブバスモジュール＃１〜＃Ｎ間のシステムバス
11上に図示の如く介挿されている。なお、本システムバ
ス11は、マスタバスモジュール＃０とスレーブバスモジ
ュール＃１〜＃Ｎが1:N接続されたバスである。システ
ムバス11上のデータ転送は、非同期方式を用いている。
即ち、データの送信側と受信側のバスモジュールの動作
が非同期である。

バスモジュール＃１からバスモジュール＃０に対して
データ転送する場合、バスモジュール＃１は、スレーブ
レピータモジュール13に対して送信データを出力すると
共に、スレーブレピータモジュール13に対してバスのデ
ィレクション信号ADDIRを出力する。これにより、マス
タレピータモジュール12は、スレーブレピータモジュー
ル13からの出力により、下位のバスモジュール＃１から
アクセスがあったことを知り、上位のバスに対してあた
かもバスモジュール＃１が直接上位バスに接続されてい
るかの如く、上位バスをアクセスする。

以下、マスタレピータモジュール12,スレーブレピー
タモジュール13の詳細を第４図を用いて説明する。な
お、第４図は、第１図の要部の具体的構成例を示すブロ
ック図である。

第４図において、14は、アドレス，データを示すアド
レス，データ兼用バス（以下、ADバスという。）、15
は、バスタイミングを制御するタッグ（TAG）線、ADDIR
は、バスモジュール＃ｉ（ｉ＝1,2,…,N）のバス方向制
御手段より出力されるバスの方向を示す方向信号（ディ
レクション信号）であって、バスの方向を相互に制御す
るためのものである。16a,16bはドライバ・レシーバ回
路、17はドライバ回路、18はレシーバ回路である。これ
らのドライバ・レシーバ回路16a,16b、ドライバ回路17
及びレシーバ回路18は、距離を延ばすためのものであっ
て、ドライバ・レシーバ回路16aはADバス14に接続さ
れ、ドライバ・レシーバ回路16bはTAG線15に接続されて
いる。マスタレピータモジュール12は、双方向のバスド
ライバ21,22と、バッファ回路23と、ドライバ・レシー
バ回路16a,16bと、ドライバ回路17とから構成されてい
る。また、スレーブレピータモジュール13は、双方向の
バスドライバ21,22と、バッファ回路23と、ドライバ・
レシーバ回路16a,16bと、レシーバ回路18と、オア回路2
4とから構成されている。

バスモジュール＃０はバッファ回路23,ドライバ回路1
7,レシーバ回路18を介してオア回路24の一方の入力端に
接続されている。バスモジュール＃１〜＃Ｎは、バッフ
ァ回路23を介してオア回路24の他方の入力端に接続され
ている。

マスタレピータモジュール12において、バッファ回路
23は、双方向のバスドライバ21,22に接続されている。
これらのバスドライバ21,22は、夫々ADバス14,TAG線15
に介挿されている。

また、スレーブレピータモジュール13において、オア
回路24の出力端は、双方向のバスドライバ21,22に接続
されている。これらのバスドライバ21,22は、夫々ADバ
ス14,TAG線15に介挿されている。

マスタレピータモジュール12のバスドライバ21はドラ
イバ・レシーバ回路16a,16aを介してスレーブレピータ
モジュール13のバスドライバ21に接続されている。ま
た、マスタレピータモジュールのバスドライバ22は、ド
ライバ・レシーバ回路16b,16bを介してスレーブレピー
タモジュール13のバスドライバ22に接続されている。

ここで、バスモジュール＃１が、バスアクセスをする
場合、スレーブレピータモジュール13にディレクション
信号を送出すると、バッファ回路23,オア回路24を介し
て双方向ドライバ21,22にバスの方向を指示する。これ
により、相手の上位バスに対しバスの方向を定めること
ができる。その後、バスモジュール＃１は、AD信号線
（ADバス）上にアドレス情報とデータ情報をマルチプレ
クスして出力し、更にこれらをサンプルするためのTAG
信号をTAG線上に送出する。これにより、アドレス情報
とデータ情報は、スレーブレピータモジュール13のバス
ドライバ21、ドライバ・レシーバ回路16a,16a、マスタ
レピータモジュール12のバスドライバ21を介してバスモ
ジュール＃０に供給され、相手のバスモジュール＃０
は、データを受取ることができる。同様にTAG信号がス
レーブレピータモジュール13のバスドライバ22より、ド
ライバ・レシーバ回路16b,16b、マスタレピータモジュ
ール12のバスドライバ22を介してバスモジュール＃０に
供給される。なお、バスのディレクション信号ADDIR
は、バスを使用するバスモジュールのみが出力し、レピ
ータモジュールのみが使用するものであるため、他のバ
スモジュールは、レピータモジュールを意識する必要が
ない。

次に第５図のタイムチャートを用いて動作を詳しく説
明する。なお、第５図は、第１図，第４図の動作を説明
するためのタイムチャートであり、アドレス，データに
先立って、アドレスディレクション信号を送り、相手か
らレスポンス信号を受取る前にアドレスディレクション
信号を極性反転させて方向制御を行なうことが示されて
いる。各バスモジュール＃0,＃１〜＃Ｎは、本レピータ
モジュール12,13との対応のためには、この方向制御信
号を持つだけでよい。

また、第５図において、CONTは、その時点で実行され
るバスサイクルの種別を表わすコントロール信号であ
り、このコントロール信号をデコードすることにより、
各バスモジュールはバスサイクル（IO（入出力）サイク
ル，メモリ転送サイクル等）を選択することができる。
また、ALEはアドレスサンプル信号、DLEはデータサンプ
ル信号、▲▼はライト（WRITE）モードかリード（R
EAD）モードかを切分けるためのモード指示信号、ADDIR
は前述の如くレピータモジュールを制御するための方向
制御信号、RDYはアクセス先バスモジュールからのステ
ータス信号をサンプルする信号である。

いま、スレーブバスモジュール＃ｉ（ｉ＝1,2,…,N）
がマスタバスモジュール＃０をアクセスする場合、先
ず、マスタバスモジュール＃０がバスサイクルを制御し
て第５図（ａ）に示す如くバスの動作モードを指定し
（第５図のの時点参照）、その後スレーブバスモジュ
ール＃ｉは、第５図（ｆ）に示すようなバスの方向制御
信号（ADDIR）をスレーブレピータモジュール13に出力
すると同時に、相手アドレス情報を第５図（ｂ）に示す
タイミングにて出力する（第５図のの時点参照）。ス
レーブレピータモジュール13は上位バス側へ信号を通す
ことになる。次に、一定時間後、スレーブバスモジュー
ル＃ｉは、アドレスサンプルを指示するためのアドレス
サンプル信号（ALE）を第５図（ｃ）に示す如く出力す
る（第５図のの時点参照）。次にスレーブバスモジュ
ール＃ｉは、相手（マスタバスモジュール＃０）に渡す
ためデータをADバス上に第５図（ｂ）に示すタイミング
で出力し（第５図のの時点参照）、データをサンプル
するためのデータサンプル信号（DLE）を第５図（ｄ）
に示す如く出力する（第５図のの時点参照）。なお、
アドレスやデータは、ADバス上を、スレーブレピータモ
ジュール13,マスタレピータモジュール12を介してマス
タバスモジュール＃０に供給される。

次に、スレーブバスモジュール＃ｉは、相手（マスタ
バスモジュール＃０）からの応答を受けるために、スレ
ーブレピータモジュール13がバス全体の信号方向を切替
えるためのADDIR信号を第５図（ｆ）に示す如く反転出
力する（第５図のの時点参照）。これによりバスドラ
イバ21,22は、逆方向に（上位バスの方から下位のバス
の方向に）信号を通すように切替わる。第５図のの時
点では、受信したマスタバスモジュール＃０がアドレス
やデータを正しく受取ったかどうかを、例えばパリティ
ビットによるパリティエラーチェックなどにより判定を
行なう。マスタバスモジュール＃０が第５図（ｂ）に示
すタイミングで受信のステータスをADバス14上に送出す
る（第５図のの時点参照）。ここで、ステータスに
は、正常受信，パリティエラー等エラー詳細情報を含ん
でいる。また、マスタバスモジュール＃０は、返送した
ステータスをサンプルするためのRDY信号を第５図
（ｇ）に示す如く送出する（第５図のの時点参照）。
第５図のの時点にて、１つのバスサイクルを完了し、
次のバスサイクルのために第５図（ａ）に示すようにCO
NT信号を切替える。これにより一連の動作を終了する。
なお、第５図のタイムチャートにおいて、レベルが中間
にあるものは、出力がハイインピーダンス状態であるこ
とを示す。また、第５図（ｅ）に示す▲▼信号は、
スレーブバスモジュール＃ｉからマスタバスモジュール
＃０に対し▲▼線を介して供給される。

以上の説明から判かるように、ADDIR信号を、アクセ
ス元のスレーブバスモジュール＃ｉが制御することによ
り、本来双方向のバスドライバ21,22の信号を通す向き
を上位のバスの方向へ切替えたり、下位のバスの方向へ
切替えたりすることができるので、１つのバスサイクル
中のデータ／レスポンスのやりとりをすることができ
る。つまり、アクセス元のスレーブバスモジュール＃ｉ
がADDIR信号を制御することにより、１つのバスサイク
ル中のデータ／レスポンスのやりとりを容易に制御する
ことができる。

なお、バスモジュール＃０がバスモジュール＃ｉ（ｉ
＝1,2,…,N）をアクセスする場合には、アクセス元のマ
スタバスモジュール＃０がADDIR信号を制御することに
より、マスタレピータモジュール12及びスレーブレピー
タモジュール13の各バスドライバ21,22の信号を通す向
きを制御することができるようになっている。

また、実際のバスアクセスにおいては、データ転送に
先立って、バス権を得る必要があるが、これは一般的な
VMEバス等で行なっている周知の方式と同じであっても
よい。

また、本実施例では、相手（マスタバスモジュール＃
０）からレスポンスとしてステータス信号が返る場合に
ついて説明したが、CONT信号によるバスサイクル指定に
より、応答のないバスサイクルも容易にできる。

以上の説明から判かるように、バスを延長してもバス
延長によるプロトコルの介在がないため、バスドライバ
21,22の遅延のみでシステムの性能が決まることにな
り、システムの性能低下を従来に比べ少なくすることが
できる。レピータ（レピータモジュール12,13）は、単
純なバス制御回路で構成することができるため、低価格
なバスシステムを構成できる。また、専用トランシーバ
は、レピータにのみあればよいので、各バスモジュール
＃ｉ（ｉ＝0,1,2,…,N）は低価格にできる。更に、各バ
スモジュール＃ｉ（ｉ＝0,1,2,…,N）は自分がバスをア
クセスするときのみ、ADDIR信号を出力すればよいた
め、レピータの有無を意識する必要がなく、従って必要
に応じて柔軟なシステムの構築が可能となる。よって、
各レピータがある場合とない場合で各バスモジュール＃
ｉは同じものを使用できる。

本発明は本実施例に限定されることなく、本発明の要
旨を逸脱しない範囲で種々の応用及び変形が考えられ
る。例えば、本実施例においては第１図，第４図に示す
ように本発明のバスレピータとしてのレピータ（マスタ
レピータモジュール12,スレーブレピータモジュール1
3）をマスタバスモジュール＃０とスレーブバスモジュ
ール＃ｉ（ｉ＝1,2,…,N）間のバスに介挿した場合につ
いて言及したけれども、本発明はこれに限定されること
なく、複数のバスモジュールのうちの適宜なバスモジュ
ール間のバスにバスレピータを介挿した場合でも同様に
適用できることはいうまでもないことである。

（発明の効果）上述したように本発明を用いれば、次のような種々の
効果を奏する。

（１）バスを延長しても、バス延長によるプロトコルの
介在がないため、バスドライバの遅延のみでシステムの
性能が決まることになり、システムの性能低下を従来に
比べ少なくすることができる。

（２）バスレピータは単純なバス制御回路で構成するこ
とができるため、低価格なバスシステムを構成できる。

（３）専用トランシーバは、バスレピータにのみあれば
よいので、各バスモジュールは低価格にできる。

（４）各バスモジュールは自分がバスをアクセスすると
きのみ、方向信号を出力すればよいので、バスレピータ
の有無を意識する必要がなく、従って必要に応じて柔軟
なシステムの構築が可能となる。また、各バスレピータ
がある場合とない場合で、各バスモジュールは同じもの
を使用できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は従来
の第１の方式を示す構成図、第３図は従来の第２の方式
を示す構成図、第４図は第１図の要部の具体的構成例を
示すブロック図、第５図は第１図の動作説明のためのタ
イムチャートである。＃０……マスタバスモジュール、＃ｉ（ｉ＝1,2,…,N）……スレーブバスモジュール、 11……システムバス、 12……マスタレピータモジュール、 13……スレーブレピータモジュール、 21,22……バスドライバ、24……オア回路。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 13/36 G06F 3/00

Claims

(57)【特許請求の範囲】

【請求項１】バスに接続された複数のバスモジュールが
相互にデータをやりとりするバスシステムにおいて、マスタバスモジュールにマスタレピータを接続するとと
もにスレーブバスモジュールにスレーブレピータを接続
し、各レピータ間をバス延長し、マスタレピータには、マスタバスモジュールに接続され
たバスドライバと方向制御信号の送信手段とを備え、スレーブレピータには、スレーブバスモジュールに接続
されたバスドライバとマスタレピータおよびスレーブモ
ジュールから同一論理値の方向制御信号を受信してお
き、マスタレピータまたはスレーブモジュールがこの論
理値を反転してバスドライバの方向を切り替える論理和
回路からなるバス方向制御手段とを備えてなることを特
徴とするバスシステム。