JPH0363995A - デュアルポートメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、相方向からアクセス可能なデュアルポートメ
モリに関する。

〔従来の技術〕

従来のデュアルポートメモリは、相方向からアクセスで
きるメモリブロックが１組であり、ポート間の競合を避
けるために調整回路が必要であった。

〔発明が解決しようとする課題〕

このように上述した従来のデュアルポートメモリはメモ
リブロックが１組であり、調整回路を必要としていたた
め、ポートＡからボー）Ｂヘデータ転送を行なう場合、
ポートＢがデータを読み出している間は、ポートＡはデ
ータを新たに書き変えることができずに待機状態となり
、データ転送の速度が下がり、転送効率が悪いという欠
点があった。

本発明はこのような従来の欠点を改善したもので、その
目的は、ポート間のデータ転送の効率を向上させること
の可能なデュアルポートメモリを提供することにある。

〔課題を解決するための手段〕

本発明のデュアルポートメモリは、データをそれぞれ格
納する２組のメモリブロックと、２組の入出力ポートと
、前記２組のメモリブロックと前記２組の入出力ポート
との間の接続制御を行うブロック切替制御部とを備えて
いる。

（作用） ブロック切替制御部は、データをそれぞれ格納する２組
のメモリブロックと２組の入出力ポートとの間の接続制
御を行い、この際、１つのポートに１つのメモリブロッ
クを占有させることができて、相手方のポートのメモリ
ブロックに対するアクセスに無関係に、接続中のメモリ
ブロックをアクセスできる。また、ブロック切替制御部
によってメモリブロックの切替えをすることができる。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明のデュアルポートメモリの一実施例構成
図である。

本実施例のデュアルポートメモリ、例えばデュアルポー
トＲＡＭは、データをそれぞれ格納する２組のメモリブ
ロック１．２と２組の入出力ポートＡ、　Ｂと、制御信
号Ｃに基づいて２組のメモリブロックｌ、２と２組の入
出力ポートＡ、Ｂとの接続、切断の制御処理を行うブロ
ック切替制御部３とを備えている。

次にこのような構成のデュアルポートメモリの動作を説
明する。

ブロック切替制御部３は、制御信号Ｃの選択によって、
２ｍのメモリブロック１，２と２組の入出カポ−）Ａ、
Ｂとの接続関係を４通りに切替えることができる。すな
わち、ポートＡとメモリブロック１とを接続し、ポート
Ｂとメモリブロック２とを接続するように切替えること
もできるし、ポートＡとメモリブロック２とを接続し、
ポートＢとメモリブロック１とを接続するよう切替える
こともできるし、ポートＡとメモリブロック１とを接続
し、ポートＡとメモリブロック２とを接続するよう切替
えることもできるし、またポートＢとメモリブロックｌ
とを接続し、ポートＢとメモリブロック２とを接続する
よう切替えることもできる。

このようにして本実施例では、２組のメモリブロック１
，２を用いてポートＡ、Ｂ間とメモリブロック１．２間
との接続を制御することにより、１つのポートに１つの
メモリブロックを占有させることができる。従って、従
来のように調整回路を設ける必要もなく相手側のポート
のメモリブロックに対するアクセスに無関係に接続中の
メモリブロックをアクセスすることが可能となり、メモ
リブロック１，２を切替えるだけでデータを送信する事
ができるため、データ転送の効率を向上させることが出
来る。

〔発明の効果〕

以上説明したように本発明は、２組のメモリブロックを
設け、これら２組のメモリブロックと２組の入出力ポー
トとの間の接続制御をブロック切替制御部で行うように
しているので、データ転送の効率を著しく向上させるこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明のデュアルポートメキリの一実施例の構
成国である。 第１図において、１・・・メモリブロック、２・・・メ
モリブロック、３・・・メモリブロック切替制御部、Ａ
・・・ポート、Ｂ・・・ポート、Ｃ・・・制御信号であ
る。 第１図

Claims (1)

【特許請求の範囲】
1. データをそれぞれ格納する２組のメモリブロックと、２
   組の入出力ポートと、前記２組のメモリブロックと前記
   ２組の入出力ポートとの間の接続制御を行うブロック切
   替制御部とを備えていることを特徴とするデュアルポー
   トメモリ。