JPH0460737A - データ処理方式 - Google Patents
データ処理方式Info
- Publication number
- JPH0460737A JPH0460737A JP2171719A JP17171990A JPH0460737A JP H0460737 A JPH0460737 A JP H0460737A JP 2171719 A JP2171719 A JP 2171719A JP 17171990 A JP17171990 A JP 17171990A JP H0460737 A JPH0460737 A JP H0460737A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- data
- cpu
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 50
- 238000003672 processing method Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理方式のバス制御手段に関する。
本発明は、ＣＰＵ処理のために授受されるデータがこの
ＣＰＵが接続されたバスと別のバスに接続された転送制
御手段を経由するデータ処理方式２つのバスを選択して
メモリのデータを格納および抽出することにより、 ＣＰＵ処理のだ袷に授受されるデータを一時記憶する手
段を省くことができるようにしたものである。
ＣＰＵが接続されたバスと別のバスに接続された転送制
御手段を経由するデータ処理方式２つのバスを選択して
メモリのデータを格納および抽出することにより、 ＣＰＵ処理のだ袷に授受されるデータを一時記憶する手
段を省くことができるようにしたものである。
従来例の構成を第２図に示す。データ送信側では、ＣＰ
Ｕ１またはＬＡＮコントローラ２がメモリ１５をアクセ
スする場合に、セレクタ１４によってバス５とバス６の
いずれか一方がメモリ１５に接続され、接続されたバス
に接続されているＣＰＵＩまたはＬＡＮコントローラ２
がアクセス可能になっていた。また、メモリ４へのアク
セスはＣＰＵ１のみが可能になっていた。データ受信側
も同様の構成になっていた。
Ｕ１またはＬＡＮコントローラ２がメモリ１５をアクセ
スする場合に、セレクタ１４によってバス５とバス６の
いずれか一方がメモリ１５に接続され、接続されたバス
に接続されているＣＰＵＩまたはＬＡＮコントローラ２
がアクセス可能になっていた。また、メモリ４へのアク
セスはＣＰＵ１のみが可能になっていた。データ受信側
も同様の構成になっていた。
このような従来例では、メモＩＪ ４ （１１）が一
方のバス５ （１２）にのみ接続されているので、別の
バス６に接続されているＬＡＮコントローラ２からメモ
！Ｊ４（１１）へアクセスできない。そのために、ロー
カルエリアネットワーク７を介して送信側のメモリ４の
データを受信側のメモ１月１へ転送するた於には、送信
側のメモリ４のデータを送信側のメモリ１５へ転送して
一時記録し、次にＬＡＮコントローラ２および９とロー
カルエリアネットワーク７とを介して受信側のメモリ１
７ヘデータを送信して一時記録し、最後にこのデータを
受信側のメモリ１１へ転送する３つの処理を行わなけれ
ばならず、時間がかかる欠点がある。
方のバス５ （１２）にのみ接続されているので、別の
バス６に接続されているＬＡＮコントローラ２からメモ
！Ｊ４（１１）へアクセスできない。そのために、ロー
カルエリアネットワーク７を介して送信側のメモリ４の
データを受信側のメモ１月１へ転送するた於には、送信
側のメモリ４のデータを送信側のメモリ１５へ転送して
一時記録し、次にＬＡＮコントローラ２および９とロー
カルエリアネットワーク７とを介して受信側のメモリ１
７ヘデータを送信して一時記録し、最後にこのデータを
受信側のメモリ１１へ転送する３つの処理を行わなけれ
ばならず、時間がかかる欠点がある。
本発明は、このような欠点を除去するもので、従来例に
比べてデータ転送時間を短縮することができるデータ処
理方式を提供することを目的とする。
比べてデータ転送時間を短縮することができるデータ処
理方式を提供することを目的とする。
本発明は、ローカルエリアネットワークを経由してデー
タを授受するデータ処理装置を備え、このデータ処理装
置のそれぞれは、第一のバスと、この第一のバスに接続
されたＣＰＵと、このＣＰＵでの処理にかかわるデータ
を記憶するメモリと、第二のバスと、この第二のバスに
接続され、ローカルエリアネットワークとのデータ授受
を制御するＬＡＮコントローラとを備えたデータ処理方
式において、送信側のデータ処理装置は、接続指令に応
じて、上記第一のバスまたは上記第二のバスのいずれか
一方を選択して上記メモリに接続するセレクタを備え、
上記ＣＰＵは、処理したデータを上記メモリに格納する
際に、上記セレクタに上記第一のバスへの接続指令を与
える手段を備え、上記ＬＡＮコントローラは、上記ＣＰ
Ｕからのデータが上記メモリに格納されると、上記セレ
クタに上記第二のバスへの接続指令を与える手段を備え
たことを特徴とする。また、ローカルエリアネットワー
クを経由してデータを授受するデータ処理装置を備え、
このデータ処理装置のそれぞれは、第一のバスと、この
第一のバスに接続されたＣＰＵと、このＣＰＵでの処理
にかかわるデータを記憶するメモリと、第二のバスと、
この第二のバスに接続され、ローカルエリアネットワー
クとのデータ授受を制御するＬＡＮコントローラとを備
えたデータ処理方式において、送信側のデータ処理装置
は、接続指令に応じて、上記第一のバスまたは上記第二
のバスのいずれか一方を選択して上記メモリに接続する
セレクタを備え、上記ＬＡＮコントローラは、到来した
データを上記メモリに格納する際に、上記セレクタに上
記第二のバスへの接続指令を与える手段を備え、上記Ｃ
ＰＵは、上記到来したデータが上記メモリに格納される
と、上記セレクタに上記第一のバスへの接続指令を与え
る手段を備えたことを特徴とする。ここで、上記送信側
のデータ処理装置にかわり受信側のデータ処理装置であ
ることが好ましい。
タを授受するデータ処理装置を備え、このデータ処理装
置のそれぞれは、第一のバスと、この第一のバスに接続
されたＣＰＵと、このＣＰＵでの処理にかかわるデータ
を記憶するメモリと、第二のバスと、この第二のバスに
接続され、ローカルエリアネットワークとのデータ授受
を制御するＬＡＮコントローラとを備えたデータ処理方
式において、送信側のデータ処理装置は、接続指令に応
じて、上記第一のバスまたは上記第二のバスのいずれか
一方を選択して上記メモリに接続するセレクタを備え、
上記ＣＰＵは、処理したデータを上記メモリに格納する
際に、上記セレクタに上記第一のバスへの接続指令を与
える手段を備え、上記ＬＡＮコントローラは、上記ＣＰ
Ｕからのデータが上記メモリに格納されると、上記セレ
クタに上記第二のバスへの接続指令を与える手段を備え
たことを特徴とする。また、ローカルエリアネットワー
クを経由してデータを授受するデータ処理装置を備え、
このデータ処理装置のそれぞれは、第一のバスと、この
第一のバスに接続されたＣＰＵと、このＣＰＵでの処理
にかかわるデータを記憶するメモリと、第二のバスと、
この第二のバスに接続され、ローカルエリアネットワー
クとのデータ授受を制御するＬＡＮコントローラとを備
えたデータ処理方式において、送信側のデータ処理装置
は、接続指令に応じて、上記第一のバスまたは上記第二
のバスのいずれか一方を選択して上記メモリに接続する
セレクタを備え、上記ＬＡＮコントローラは、到来した
データを上記メモリに格納する際に、上記セレクタに上
記第二のバスへの接続指令を与える手段を備え、上記Ｃ
ＰＵは、上記到来したデータが上記メモリに格納される
と、上記セレクタに上記第一のバスへの接続指令を与え
る手段を備えたことを特徴とする。ここで、上記送信側
のデータ処理装置にかわり受信側のデータ処理装置であ
ることが好ましい。
ＣＰＵで処理されたデータは、セレクタを経由してメモ
リに格納され、このメモリ上のデータがＬＡＮコントロ
ーラを経由して相手装置に伝送される。相手装置のＬＡ
Ｎコントローラは、到来したデータをセレクタ経由でメ
モリに格納し、ＣＰＵはこのメモリ上のデータを読み出
して処理する。
リに格納され、このメモリ上のデータがＬＡＮコントロ
ーラを経由して相手装置に伝送される。相手装置のＬＡ
Ｎコントローラは、到来したデータをセレクタ経由でメ
モリに格納し、ＣＰＵはこのメモリ上のデータを読み出
して処理する。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は、この実施例のブロック図である。この実施例
のデータ送信およびデータ受信側のそれぞれは、バス５
に接続されるｃｐｕｉと、バス６に接続されるＬＡＮコ
ントローラ２と、バス５とバス６を切換えるセレクタ３
と、セレクタ３を介してバス５またはバス６に接続され
るメモリ４とから構成される。
のデータ送信およびデータ受信側のそれぞれは、バス５
に接続されるｃｐｕｉと、バス６に接続されるＬＡＮコ
ントローラ２と、バス５とバス６を切換えるセレクタ３
と、セレクタ３を介してバス５またはバス６に接続され
るメモリ４とから構成される。
すなわち、この実施例は、ローカルエリアネットワーク
７を経由してデータを授受するデータ処理装置を備え、
このデータ処理装置のそれぞれは、バス５と、このバス
５に接続されたＣＰＵ１と、このＣＰＵＩでの処理にか
かわるデータを記憶するメモリ４と、バス６と、このバ
ス６に接続され、ローカルエリアネットワーク７とのデ
ータ授受を制御するＬＡＮコントローラ２とを備え、さ
らに、本発明の特徴とする手段として、データ処理装置
のそれぞれは、接続指令に応じて、バス５またはバス６
のいずれか一方を選択してメモリ４に接続するセレクタ
３を備え、ＣＰＵ１は、処理したデータをメモリ４に格
納する際に、セレクタ３にバス５への接続指令を与える
手段と、到来したデータがメモリ４に格納されると、セ
レクタ３にバス５への接続指令を与える手段とを備え、
ＬＡＮコントローラ２は、ＣＰＵＩからのデータがメモ
リ４に格納されると、セレクタ３にバス６への接続指令
を与える手段と、到来したデータをメモリ４に格納する
際に、セレクタ３にバス６への接続指令を与える手段と
を備える。
７を経由してデータを授受するデータ処理装置を備え、
このデータ処理装置のそれぞれは、バス５と、このバス
５に接続されたＣＰＵ１と、このＣＰＵＩでの処理にか
かわるデータを記憶するメモリ４と、バス６と、このバ
ス６に接続され、ローカルエリアネットワーク７とのデ
ータ授受を制御するＬＡＮコントローラ２とを備え、さ
らに、本発明の特徴とする手段として、データ処理装置
のそれぞれは、接続指令に応じて、バス５またはバス６
のいずれか一方を選択してメモリ４に接続するセレクタ
３を備え、ＣＰＵ１は、処理したデータをメモリ４に格
納する際に、セレクタ３にバス５への接続指令を与える
手段と、到来したデータがメモリ４に格納されると、セ
レクタ３にバス５への接続指令を与える手段とを備え、
ＬＡＮコントローラ２は、ＣＰＵＩからのデータがメモ
リ４に格納されると、セレクタ３にバス６への接続指令
を与える手段と、到来したデータをメモリ４に格納する
際に、セレクタ３にバス６への接続指令を与える手段と
を備える。
次に、この実施例の動作を説明する。
ＣＰＵ１がメモリ４をアクセスする場合に、セレクタ３
をバス５側へ切換えることによりアクセスが可能になる
。また、ＬＡＮコントローラ２がメモリ４をアクセスす
る場合には、セレクタ３をバス６側へ切換えることによ
りアクセスが可能になる。
をバス５側へ切換えることによりアクセスが可能になる
。また、ＬＡＮコントローラ２がメモリ４をアクセスす
る場合には、セレクタ３をバス６側へ切換えることによ
りアクセスが可能になる。
本発明は、セレクタを介してメモリを２つのバスに接続
させることにより、このメモリ４のデータを受信側のメ
モリ１１へ直接転送することができるので、データ転送
に際して一時記録用のメモリを使用しない分だけ時間の
短縮が図れる効果がある。
させることにより、このメモリ４のデータを受信側のメ
モリ１１へ直接転送することができるので、データ転送
に際して一時記録用のメモリを使用しない分だけ時間の
短縮が図れる効果がある。
また、従来の回路で用いた一時記録用のメモリを不要に
するので、コストの低減とスペースの有効利用とが図れ
る効果がある。
するので、コストの低減とスペースの有効利用とが図れ
る効果がある。
第１図は本発明実施例の構成を示すブロック図。
第２図は従来例の構成を示すブロック図。
１．８・・・ＣＰＵ、２．９・・・ＬＡＮコントローラ
、３．１０．１４．１６・・・セレクタ、４．１１．１
５．１７・・・メモリ、５．６．１２．１３・・・バス
、７・・・ローカルエリアネットワーク。
、３．１０．１４．１６・・・セレクタ、４．１１．１
５．１７・・・メモリ、５．６．１２．１３・・・バス
、７・・・ローカルエリアネットワーク。
Claims (1)
- 【特許請求の範囲】 １、ローカルエリアネットワークを経由してデータを授
受するデータ処理装置を備え、 このデータ処理装置のそれぞれは、第一のバスと、この
第一のバスに接続されたＣＰＵと、このＣＰＵでの処理
にかかわるデータを記憶するメモリと、第二のバスと、
この第二のバスに接続され、ローカルエリアネットワー
クとのデータ授受を制御するＬＡＮコントローラとを備
えたデータ処理方式において、 送信側のデータ処理装置は、 接続指令に応じて、上記第一のバスまたは上記第二のバ
スのいずれか一方を選択して上記メモリに接続するセレ
クタを備え、 上記ＣＰＵは、処理したデータを上記メモリに格納する
際に、上記セレクタに上記第一のバスへの接続指令を与
える手段を備え、 上記ＬＡＮコントローラは、上記ＣＰＵからのデータが
上記メモリに格納されると、上記セレクタに上記第二の
バスへの接続指令を与える手段を備えた ことを特徴とするデータ処理方式。 ２、ローカルエリアネットワークを経由してデータを授
受するデータ処理装置を備え、 このデータ処理装置のそれぞれは、第一のバスと、この
第一のバスに接続されたＣＰＵと、このＣＰＵでの処理
にかかわるデータを記憶するメモリと、第二のバスと、
この第二のバスに接続され、ローカルエリアネットワー
クとのデータ授受を制御するＬＡＮコントローラとを備
えたデータ処理方式において、 送信側のデータ処理装置は、 接続指令に応じて、上記第一のバスまたは上記第二のバ
スのいずれか一方を選択して上記メモリに接続するセレ
クタを備え、 上記ＬＡＮコントローラは、到来したデータを上記メモ
リに格納する際に、上記セレクタに上記第二のバスへの
接続指令を与える手段を備え、上記ＣＰＵは、上記到来
したデータが上記メモリに格納されると、上記セレクタ
に上記第一のバスへの接続指令を与える手段を備えた ことを特徴とするデータ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171719A JPH0460737A (ja) | 1990-06-28 | 1990-06-28 | データ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171719A JPH0460737A (ja) | 1990-06-28 | 1990-06-28 | データ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0460737A true JPH0460737A (ja) | 1992-02-26 |
Family
ID=15928403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171719A Pending JPH0460737A (ja) | 1990-06-28 | 1990-06-28 | データ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0460737A (ja) |
-
1990
- 1990-06-28 JP JP2171719A patent/JPH0460737A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543627A (en) | Internal communication arrangement for a multiprocessor system | |
| JPS63255759A (ja) | 制御システム | |
| US4958271A (en) | Transfer control equipment | |
| JPH0460737A (ja) | データ処理方式 | |
| JP2553086B2 (ja) | 蓄積交換用処理装置のバス制御方式 | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JPH10341257A (ja) | パケット処理装置 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0311446A (ja) | メモリの接続制御回路 | |
| KR19990047721A (ko) | 데이터 이중화 처리 장치 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JP2907102B2 (ja) | ファイルロード方式 | |
| KR19990001831A (ko) | 공유 메모리를 이용한 이중화 방법 | |
| JPH0363995A (ja) | デュアルポートメモリ | |
| KR100242710B1 (ko) | 데이터 이중화 처리 장치 | |
| JPH04101260A (ja) | バス制御方式 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
| JPH06301634A (ja) | Ｄｍａ転送方式 | |
| JPH104410A (ja) | 通信制御システム | |
| JPH0758747A (ja) | 交換機の呼制御装置 | |
| JPH0650494B2 (ja) | 入出力制御装置におけるデータ転送方式 | |
| JPH04294440A (ja) | プロセッサ間データ転送システム | |
| JPH0511453B2 (ja) |