JPH0758747A - 交換機の呼制御装置 - Google Patents
交換機の呼制御装置Info
- Publication number
- JPH0758747A JPH0758747A JP16221193A JP16221193A JPH0758747A JP H0758747 A JPH0758747 A JP H0758747A JP 16221193 A JP16221193 A JP 16221193A JP 16221193 A JP16221193 A JP 16221193A JP H0758747 A JPH0758747 A JP H0758747A
- Authority
- JP
- Japan
- Prior art keywords
- information
- control device
- call control
- main
- call
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 交換機、特にＡＴＭ交換機の呼制御装置の処
理能力を向上させる。 【構成】 呼制御装置１とＡＴＭ回線終端装置２、ＡＴ
Ｍスイッチ３などの被制御装置との間のパケット転送バ
ス４を介した呼制御情報の転送を主制御装置１１の介在
なしに直接に主記憶装置１２にアクセスして行う。 【効果】 主制御装置によるデータ転送処理およびパケ
ット転送バス状態管理に要する負荷が低減される。
理能力を向上させる。 【構成】 呼制御装置１とＡＴＭ回線終端装置２、ＡＴ
Ｍスイッチ３などの被制御装置との間のパケット転送バ
ス４を介した呼制御情報の転送を主制御装置１１の介在
なしに直接に主記憶装置１２にアクセスして行う。 【効果】 主制御装置によるデータ転送処理およびパケ
ット転送バス状態管理に要する負荷が低減される。
Description
【０００１】
【産業上の利用分野】本発明は交換機の呼制御に利用す
る。特に、非同期転送モード（AsynchronousTransfer M
ode、以下「ＡＴＭ」という) 交換機のＡＴＭスイッチ
およびＡＴＭ回線終端装置の間にパケット転送バスを設
け、このパケット転送バスを介してＡＴＭスイッチおよ
びＡＴＭ回線終端装置との間で呼制御情報の送受信を行
う呼制御装置に関する。
る。特に、非同期転送モード（AsynchronousTransfer M
ode、以下「ＡＴＭ」という) 交換機のＡＴＭスイッチ
およびＡＴＭ回線終端装置の間にパケット転送バスを設
け、このパケット転送バスを介してＡＴＭスイッチおよ
びＡＴＭ回線終端装置との間で呼制御情報の送受信を行
う呼制御装置に関する。
【０００２】
【従来の技術】図３は従来のＡＴＭ交換機を示すブロッ
ク構成図である。このＡＴＭ交換機はＡＴＭ回線終端装
置２およびＡＴＭスイッチ３を備え、これらがパケット
転送バス４を介して接続される。このパケット転送バス
４にはさらに、呼制御装置１が接続される。呼制御装置
１は主制御装置１１、主記憶装置１２およびパケット転
送バス終端装置１３を備え、主制御装置１１は呼設定情
報、トラヒック情報、系構成情報などの呼制御情報を処
理し、それを主記憶装置１２に蓄え、さらに主制御装置
１１がそれを読み出してパケット転送バス終端装置１３
を介して転送する。
ク構成図である。このＡＴＭ交換機はＡＴＭ回線終端装
置２およびＡＴＭスイッチ３を備え、これらがパケット
転送バス４を介して接続される。このパケット転送バス
４にはさらに、呼制御装置１が接続される。呼制御装置
１は主制御装置１１、主記憶装置１２およびパケット転
送バス終端装置１３を備え、主制御装置１１は呼設定情
報、トラヒック情報、系構成情報などの呼制御情報を処
理し、それを主記憶装置１２に蓄え、さらに主制御装置
１１がそれを読み出してパケット転送バス終端装置１３
を介して転送する。
【０００３】交換機の制御に関する先行技術として、特
に制御装置と非制御装置との間の制御データ転送手段に
特徴があるものが、特開昭６２−１２２４９６号、同６
２−１２５７４６号、同６２−１２８２９５号、同６２
−２６０４９８号、特開平１−９３２８９号、同１−１
７０１９３号の各公報に開示されている。ただし、これ
らの公報開示の技術はいずれも、パケット転送バスによ
る呼処理情報の転送そのものに関するものではなく、そ
の周辺技術に関するものである。
に制御装置と非制御装置との間の制御データ転送手段に
特徴があるものが、特開昭６２−１２２４９６号、同６
２−１２５７４６号、同６２−１２８２９５号、同６２
−２６０４９８号、特開平１−９３２８９号、同１−１
７０１９３号の各公報に開示されている。ただし、これ
らの公報開示の技術はいずれも、パケット転送バスによ
る呼処理情報の転送そのものに関するものではなく、そ
の周辺技術に関するものである。
【０００４】
【発明が解決しようとする課題】しかし、図３に示した
ような従来例では、パケット転送バス終端装置に直接ア
クセスするため、主制御装置のデータ転送処理およびパ
ケット転送バス状態管理に関する負荷が重くなり、呼処
理情報、トラヒック情報、系構成情報などが増加する
と、主制御装置の処理能力が不足してしまう欠点があっ
た。
ような従来例では、パケット転送バス終端装置に直接ア
クセスするため、主制御装置のデータ転送処理およびパ
ケット転送バス状態管理に関する負荷が重くなり、呼処
理情報、トラヒック情報、系構成情報などが増加する
と、主制御装置の処理能力が不足してしまう欠点があっ
た。
【０００５】上述の公報開示の技術は、いずれも、この
ような課題を解決するためのものではない。
ような課題を解決するためのものではない。
【０００６】本発明は、上述の課題を解決し、主制御装
置の処理負荷の小さい交換機の呼制御装置を提供するこ
とを目的とする。
置の処理負荷の小さい交換機の呼制御装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明の交換機の呼制御
装置は、交換機内の被制御装置にパケット転送バスを介
して接続されるパケット転送バス終端装置と、このパケ
ット転送バス終端装置を介して被制御装置との間で呼制
御情報の送受信を行うデータ転送手段とを備え、このデ
ータ転送手段は、被制御装置に送信する情報の生成およ
び受信した情報の処理を行う主制御装置と、この主制御
装置に接続されその生成した情報および受信した情報を
少なくとも一時的に記憶する主記憶装置とを含む交換機
の呼制御装置において、データ転送手段は主記憶装置と
パケット転送バス終端装置との間で主制御装置の介在な
しに情報の転送を行う転送処理手段を含むことを特徴と
する。
装置は、交換機内の被制御装置にパケット転送バスを介
して接続されるパケット転送バス終端装置と、このパケ
ット転送バス終端装置を介して被制御装置との間で呼制
御情報の送受信を行うデータ転送手段とを備え、このデ
ータ転送手段は、被制御装置に送信する情報の生成およ
び受信した情報の処理を行う主制御装置と、この主制御
装置に接続されその生成した情報および受信した情報を
少なくとも一時的に記憶する主記憶装置とを含む交換機
の呼制御装置において、データ転送手段は主記憶装置と
パケット転送バス終端装置との間で主制御装置の介在な
しに情報の転送を行う転送処理手段を含むことを特徴と
する。
【０００８】本発明は、ＡＴＭ交換機のＡＴＭスイッチ
あるいはＡＴＭ回線終端装置を被制御装置として制御す
るために利用できる。呼制御情報には、呼設定情報、ト
ラヒック情報および系構成情報が含まれる。
あるいはＡＴＭ回線終端装置を被制御装置として制御す
るために利用できる。呼制御情報には、呼設定情報、ト
ラヒック情報および系構成情報が含まれる。
【０００９】転送処理手段は、主記憶装置に主制御装置
の介在なしにアクセスするＤＭＡコントローラと、主記
憶装置内で呼制御情報が格納されるメモリブロックの情
報が主制御装置の制御により一方の組の入出力ポートか
ら格納される二組の入出力ポートが設けられたデュアル
ポートメモリと、このデュアルポートメモリに格納され
た情報を他方の組の入出力ポートから読み出してＤＭＡ
コントローラによる主記憶装置とパケット転送バス終端
装置との間の情報転送を制御するデータ転送制御プロセ
ッサとを含むことが望ましい。この場合、データ格納領
域に関する情報としてはメモリ上の先頭アドレスおよび
転送バイト数を用いることがよい。
の介在なしにアクセスするＤＭＡコントローラと、主記
憶装置内で呼制御情報が格納されるメモリブロックの情
報が主制御装置の制御により一方の組の入出力ポートか
ら格納される二組の入出力ポートが設けられたデュアル
ポートメモリと、このデュアルポートメモリに格納され
た情報を他方の組の入出力ポートから読み出してＤＭＡ
コントローラによる主記憶装置とパケット転送バス終端
装置との間の情報転送を制御するデータ転送制御プロセ
ッサとを含むことが望ましい。この場合、データ格納領
域に関する情報としてはメモリ上の先頭アドレスおよび
転送バイト数を用いることがよい。
【００１０】
【作用】主記憶装置とパケット転送バス終端装置との間
で主制御装置の介在なしに情報の転送を行うので、主制
御装置の処理が軽減される。このため、呼処理情報、ト
ラヒック情報、系構成情報などの呼制御情報が増加して
も、主制御装置の処理装置にはそれほどの負荷を与える
ことなく動作することができる。
で主制御装置の介在なしに情報の転送を行うので、主制
御装置の処理が軽減される。このため、呼処理情報、ト
ラヒック情報、系構成情報などの呼制御情報が増加して
も、主制御装置の処理装置にはそれほどの負荷を与える
ことなく動作することができる。
【００１１】
【実施例】図１は本発明実施例の交換機の呼制御装置を
示すブロック構成図であり、本発明をＡＴＭ交換機に実
施した例を示す。
示すブロック構成図であり、本発明をＡＴＭ交換機に実
施した例を示す。
【００１２】このＡＴＭ交換機には、ＡＴＭ回線を物理
終端して通過セル数その他のトラヒックの計数および呼
処理信号の分離挿入を行うＡＴＭ回線終端装置２と、各
ＡＴＭ回線で受信したＡＴＭセルをセルフルーチングし
て送信すべきＡＴＭ回線に送出するＡＴＭスイッチ３と
を備え、さらに、呼処理、トラヒック収集および系構成
制御を行う呼制御装置１を備える。呼制御装置１、ＡＴ
Ｍ回線終端装置２およびＡＴＭスイッチ３は、呼処理情
報、トラヒック情報および系構成情報を転送するパケッ
ト転送バス４により互いに接続される。
終端して通過セル数その他のトラヒックの計数および呼
処理信号の分離挿入を行うＡＴＭ回線終端装置２と、各
ＡＴＭ回線で受信したＡＴＭセルをセルフルーチングし
て送信すべきＡＴＭ回線に送出するＡＴＭスイッチ３と
を備え、さらに、呼処理、トラヒック収集および系構成
制御を行う呼制御装置１を備える。呼制御装置１、ＡＴ
Ｍ回線終端装置２およびＡＴＭスイッチ３は、呼処理情
報、トラヒック情報および系構成情報を転送するパケッ
ト転送バス４により互いに接続される。
【００１３】呼制御装置１は、被制御装置としてのＡＴ
Ｍ回線終端装置２およびＡＴＭスイッチ３にパケット転
送バス４を介して接続されるパケット転送バス終端装置
１３を備え、このパケット転送バス終端装置１３を介し
てＡＴＭ回線終端装置２およびＡＴＭスイッチ３との間
で呼制御情報の送受信を行うデータ転送手段とを備え
る。このデータ転送手段は、ＡＴＭ回線終端装置２およ
びＡＴＭスイッチ３に送信する情報の生成および受信し
た情報の処理を行う主制御装置１１と、この主制御装置
１１に接続されその生成した情報および受信した情報を
少なくとも一時的に記憶する主記憶装置１２とを含む。
Ｍ回線終端装置２およびＡＴＭスイッチ３にパケット転
送バス４を介して接続されるパケット転送バス終端装置
１３を備え、このパケット転送バス終端装置１３を介し
てＡＴＭ回線終端装置２およびＡＴＭスイッチ３との間
で呼制御情報の送受信を行うデータ転送手段とを備え
る。このデータ転送手段は、ＡＴＭ回線終端装置２およ
びＡＴＭスイッチ３に送信する情報の生成および受信し
た情報の処理を行う主制御装置１１と、この主制御装置
１１に接続されその生成した情報および受信した情報を
少なくとも一時的に記憶する主記憶装置１２とを含む。
【００１４】ここで本実施例の特徴とするところは、主
記憶装置１２とパケット転送バス終端装置１３との間で
主制御装置１１の介在なしに呼処理情報、トラヒック収
集情報および系構成制御情報を含む情報の転送を行う転
送処理手段としてデータ転送処理装置１４を備えたこと
にある。したがって主制御装置１１は、主記憶装置１２
のみにアクセスし、呼処理、トラヒック収集、系構成制
御を行うが、データ転送には関与しない。
記憶装置１２とパケット転送バス終端装置１３との間で
主制御装置１１の介在なしに呼処理情報、トラヒック収
集情報および系構成制御情報を含む情報の転送を行う転
送処理手段としてデータ転送処理装置１４を備えたこと
にある。したがって主制御装置１１は、主記憶装置１２
のみにアクセスし、呼処理、トラヒック収集、系構成制
御を行うが、データ転送には関与しない。
【００１５】図２は呼制御装置１の構成をさらに詳しく
示すブロック構成図である。主制御装置１１と主記憶装
置１２とはプロセッサバス１８により接続される。デー
タ転送処理装置１４はデータ転送制御プロセッサ１５、
ＤＭＡコントローラ１６、デュアルポートメモリ１７を
備え、これらが互いにプロセッサバス１９により接続さ
れる。ＤＭＡコントローラ１６およびデュアルポートメ
モリ１７はプロセッサバス１８にも接続される。パケッ
ト転送バス終端装置１３はプロセッサバス１９に接続さ
れる。
示すブロック構成図である。主制御装置１１と主記憶装
置１２とはプロセッサバス１８により接続される。デー
タ転送処理装置１４はデータ転送制御プロセッサ１５、
ＤＭＡコントローラ１６、デュアルポートメモリ１７を
備え、これらが互いにプロセッサバス１９により接続さ
れる。ＤＭＡコントローラ１６およびデュアルポートメ
モリ１７はプロセッサバス１８にも接続される。パケッ
ト転送バス終端装置１３はプロセッサバス１９に接続さ
れる。
【００１６】デュアルポートメモリ１７には二組の入出
力ポートが設けられており、プロセッサバス１８、１９
のいずれからでもアクセスできる。ＤＭＡコントローラ
１６は直接に主記憶装置１２にアクセスし、主制御装置
１１の介在なしにこの主記憶装置１２とデュアルポート
メモリ１７との間で情報を転送する。デュアルポートメ
モリ１７上にはサイクリックバッファが設けられ、バッ
ファ要素として、被制御装置群と送受信するデータが格
納されるメモリブロックの情報、すなわち主制御装置１
１の管理する主記憶装置１２上の先頭アドレスおよび転
送バイト数が設定される。これらの情報だけを主制御装
置１１とデータ転送制御プロセッサ１５との間で授受す
る。これによりデータ転送制御プロセッサ１５は、主制
御装置１１が管理する主記憶装置１２とパケット転送バ
ス終端装置１３との間のＤＭＡコントローラ１６を介し
て情報転送を制御する。
力ポートが設けられており、プロセッサバス１８、１９
のいずれからでもアクセスできる。ＤＭＡコントローラ
１６は直接に主記憶装置１２にアクセスし、主制御装置
１１の介在なしにこの主記憶装置１２とデュアルポート
メモリ１７との間で情報を転送する。デュアルポートメ
モリ１７上にはサイクリックバッファが設けられ、バッ
ファ要素として、被制御装置群と送受信するデータが格
納されるメモリブロックの情報、すなわち主制御装置１
１の管理する主記憶装置１２上の先頭アドレスおよび転
送バイト数が設定される。これらの情報だけを主制御装
置１１とデータ転送制御プロセッサ１５との間で授受す
る。これによりデータ転送制御プロセッサ１５は、主制
御装置１１が管理する主記憶装置１２とパケット転送バ
ス終端装置１３との間のＤＭＡコントローラ１６を介し
て情報転送を制御する。
【００１７】
【発明の効果】以上説明したように、本発明の交換機の
呼制御装置は、主制御装置および主記憶装置とパケット
転送バス終端装置との間に、ＡＴＭスイッチあるいはＡ
ＴＭ回線終端装置のような被制御装置と送受信するデー
タを主記憶装置とパケット転送装置との間で転送する機
能をもったデータ転送処理装置を備えるので、主制御装
置がパケット転送バス終端装置に直接アクセスする必要
がなくなり、主制御装置のデータ転送処理およびパケッ
ト転送バス状態管理に要する負担が軽減され、呼処理情
報、トラヒック情報あるいは系構成情報が増加しても、
主制御装置の処理能力に対する影響が軽減される効果が
ある。
呼制御装置は、主制御装置および主記憶装置とパケット
転送バス終端装置との間に、ＡＴＭスイッチあるいはＡ
ＴＭ回線終端装置のような被制御装置と送受信するデー
タを主記憶装置とパケット転送装置との間で転送する機
能をもったデータ転送処理装置を備えるので、主制御装
置がパケット転送バス終端装置に直接アクセスする必要
がなくなり、主制御装置のデータ転送処理およびパケッ
ト転送バス状態管理に要する負担が軽減され、呼処理情
報、トラヒック情報あるいは系構成情報が増加しても、
主制御装置の処理能力に対する影響が軽減される効果が
ある。
【図１】本発明実施例の呼制御装置を備えたＡＴＭ交換
機を示すブロック構成図。
機を示すブロック構成図。
【図２】呼制御装置の構成をさらに詳しく示すブロック
構成図。
構成図。
【図３】従来の呼制御装置を備えたＡＴＭ交換機を示す
ブロック構成図。
ブロック構成図。
１ 呼制御装置 ２ ＡＴＭ回線終端装置 ３ ＡＴＭスイッチ ４ パケット転送バス １１ 主制御装置 １２ 主記憶装置 １３ パケット転送バス終端装置 １４ データ転送処理装置 １５ データ転送制御プロセッサ １６ ＤＭＡコントローラ １７ デュアルポートメモリ １８、１９ プロセッサバス
Claims (5)
- 【請求項１】 交換機内の被制御装置にパケット転送バ
スを介して接続されるパケット転送バス終端装置と、 このパケット転送バス終端装置を介して上記被制御装置
との間で呼制御情報の送受信を行うデータ転送手段とを
備え、 このデータ転送手段は、 上記被制御装置に送信する情報の生成および受信した情
報の処理を行う主制御装置と、 この主制御装置に接続されその生成した情報および受信
した情報を少なくとも一時的に記憶する主記憶装置とを
含む交換機の呼制御装置において、 上記データ転送手段は上記主記憶装置と上記パケット転
送バス終端装置との間で上記主制御装置の介在なしに情
報の転送を行う転送処理手段を含むことを特徴とする交
換機の呼制御装置。 - 【請求項２】 上記被制御装置はＡＴＭスイッチおよび
ＡＴＭ回線終端装置を含む請求項１記載の交換機の呼制
御装置。 - 【請求項３】 呼制御情報は呼設定情報、トラヒック情
報および系構成情報を含む請求項１記載の交換機の呼制
御装置。 - 【請求項４】 上記転送処理手段は、 上記主記憶装置に上記主制御装置の介在なしにアクセス
するＤＭＡコントローラと、 上記主記憶装置内で呼制御情報が格納されるメモリブロ
ックの情報が上記主制御装置の制御により一方の組の入
出力ポートから格納される二組の入出力ポートが設けら
れたデュアルポートメモリと、 このデュアルポートメモリに格納された情報を他方の組
の入出力ポートから読み出して上記ＤＭＡコントローラ
による上記主記憶装置と上記パケット転送バス終端装置
との間の情報転送を制御するデータ転送制御プロセッサ
とを含む請求項１記載の交換機の呼制御装置。 - 【請求項５】 上記データ格納領域に関する情報はメモ
リ上の先頭アドレスおよび転送バイト数を含む請求項４
記載の交換機の呼制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16221193A JPH0758747A (ja) | 1993-06-30 | 1993-06-30 | 交換機の呼制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16221193A JPH0758747A (ja) | 1993-06-30 | 1993-06-30 | 交換機の呼制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758747A true JPH0758747A (ja) | 1995-03-03 |
Family
ID=15750082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16221193A Pending JPH0758747A (ja) | 1993-06-30 | 1993-06-30 | 交換機の呼制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639676B2 (en) | 2004-03-18 | 2009-12-29 | Fujitsu Limited | SIP server |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391339A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 通信制御装置 |
-
1993
- 1993-06-30 JP JP16221193A patent/JPH0758747A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391339A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 通信制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639676B2 (en) | 2004-03-18 | 2009-12-29 | Fujitsu Limited | SIP server |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090510B2 (ja) | アプリケーションデータのダイレクトマッピングのためのコンピュータインターフェース | |
| US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
| JPS58502114A (ja) | インタフエ−ス処理ユニツト | |
| JPH11346223A (ja) | Ａｔｍ交換機 | |
| JPS63255759A (ja) | 制御システム | |
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| JPH0758747A (ja) | 交換機の呼制御装置 | |
| US5039986A (en) | High speed dynamic allocator for various length time slots | |
| JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
| US5737528A (en) | Network connecting apparatus with separate data and control signal lines | |
| US6301259B1 (en) | Switch and switching method | |
| JP2778520B2 (ja) | マルチキャスト方法及び交換スイッチ | |
| JP2553086B2 (ja) | 蓄積交換用処理装置のバス制御方式 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JPH01129548A (ja) | 通信制御装置 | |
| JP3075276B2 (ja) | ファイバーチャネルファブリックおよびファブリックポート | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JP2830802B2 (ja) | Ａｔｍクロスコネクト装置 | |
| KR0159365B1 (ko) | 바이패싱 기능을 갖는 에이티엠 셀 분배 및 집속장치 | |
| JPH10327175A (ja) | スイッチ及びスイッチング方法 | |
| EP0369116A2 (en) | TDM switching matrix controller | |
| EP1459191B1 (en) | Communication bus system | |
| JPH0630081B2 (ja) | 通信制御回路 | |
| JPH10341257A (ja) | パケット処理装置 | |
| JPH08316968A (ja) | Ａｔｍスイッチ |