JPH03116350A - データ転送のバス構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は大容量メモリおよびワークメモリ間でデータを
転送するデータ転送のバス構造、特に大吉Ｊｔメモリお
よびワークメモリ間に二つのバッファメモリを、且つ大
容量メモリおよびバッファメモリ間、並びにバッファメ
モリおよびワークメモリ間それぞれでデータ転送を制御
する二つのＤＭＡ制御部を配し、バッファメモリの一方
が大容量メモリに接続するとき他方をワークメモリに接
続するメモリセレクタが大容量メモリおよびワークメモ
リ間でデータ転送するバスを二分するデータ転送のバス
構造に関する。

〔従来の技術〕

従来、この種のデータ転送のバス構造は、二つのバッフ
ァメモリを交互に切替えて接続するメモリセレクタを介
したデータ転送用バスに加え、フロセッサからの初期設
定のための制御用バスが、バスセレクタにより大容量メ
モリ側のメモリ制御部およびＤＭＡ制御部に接続されて
いた。

第２図は従来の一例を示す構造図である。第２図によれ
ば、マイクロプロセッサ１．ＤＭＡ制御部（Ａ）２．（
Ｂ）３．メモリ制御部４．大容量メモリ５、ワークメモ
リ６、バッファメモリ（Ａ）　７　、　（Ｂ）８、メモ
リセレクタ９、およびパスセレクタ９０により構成され
る。

マイクロプロセッサ１はＤＭＡ制御部（Ａ）２を使用し
てバッファメモリ（Ａ）　７　、　（Ｂ）　８からデー
タをワークメモリ６へ直接取出す。大容量メモリ５から
のデータはメモリセレクタ９を経由してデータ転送用バ
ス９３によりバッファメモリ（Ａ）７、（Ｂ）８に入出
力される。マイクロフロセッサ１は大容量メモリ５用の
メモリ制御部４およびＤＭＡ制御部（Ｂ）３への初期設
定用に制御用バス９２をパスセレクタ９０を介して接続
する。

パスセレクタ９０はＤＭＡ制御部（Ｂ）３及ヒメモリ制
御部４との接続路を、データ転送中はメモリセレクタ９
と接続するデータ転送用バス９３に接続する一方、初期
設定時には制御用バス９２に接続する。

メモリセレクタ９は二つのバッファメモリ（Ａ）７、（
Ｂ）８を交互に切替え、一方に大容量メモリ５からのデ
ータを受信書込み中、他方から記憶中のデータを取出し
てワークメモリ６へ書込むデュアルバス（二重バス）構
成が採用されている。

従って、データ転送用バス９３は、例えば各８ビット以
上のデータバスおよびアドレスバスに加え、入出力装置
への書込み・読取り、更にメモリの書込み・読取りのた
めの多数ビットが同時転送される。制御用バス９２は少
くともデータ転送用バス９３からメモリのための書込み
・読取りが削除され、且つデータバスおよびアドレスバ
スがそれぞれ８ビット未満という最小限のビット数でよ
い。

〔発明が解決しようとする課題〕

上述のように、従来のデータ転送のバス構造は二つのバ
ッファメモリを使用するデュアル方式の構成が採用され
ているので、少量のデータを多数回にわたり転送する場
合、転送のたびに二つのＤＭＡ制御部が働き、メモリセ
レクタがバッファメモリを切替え、且つ大容量メモリか
らバッファメモリへまず転送し更にバッファメモリから
ワークメモリへ転送する二度手間を要する、制御の複雑
化と転送速度の低下という問題点があった。

本発明は、少量データのため、パスセレクタを駆動しメ
モリセレクタなしで、大容量メモリをワークメモリに直
結するバス構造を採ることにより、上記問題点を解決し
たデータ転送のバス構造を提供することにある。

〔課題を解決するための手段〕

本発明によるデータ転送のバス構造は大容量メモリおよ
びワークメモリ間に二つのバッファメモリを、且つ大容
量メモリおよびバッファメモリ間、並びにバッファメモ
リおよびワークメモリ間それぞれでデータ転送を制御す
る二つのＤＭＡ制御部を配し、前記バッファメモリの一
方が大容量メモリに接続するとき他方をワークメモリに
接続するメモリセレクタが大容量メモリおよびワークメ
モリ間でデータ転送するバスを二重するデータ転送のバ
ス構造において、 前記大容量メモリおよびワークメモリの何れか一方に接
続してデータ転送するメモリ側バスと、このメモリ側バ
スに非接続の大容量メモリおよびワークメモリのうち残
る一方に接続してデータ転送する直結バスと、 メモリ側バスを前記メモリセレクタへの経路か又は直結
バスかの何れか一方に選択接続するパスセレクタとを有
することを特徴とする。

上述の手段による本発明のデータ転送のバス構造は、プ
ロセッサがパスセレクタを制御し、多量データの転送に
はバッファメモリを使用する経路を、また少量データの
転送では直結路を選択使用できる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す構造図である。

第１図において、従来技術を説明した第２図に示すと同
一の構成要素には同一番号符号を付与してその説明を省
略する。

第１図に示すように、従来例との相違点は制御用バス９
２に代り、全量データを転送できる直結バス１２を備え
、バスセレクタ１０がメモリ側ハス１１の接続先をメモ
リセレクタ９と直結バス１２とで選択接続すると共に、
ＤＭＡ制御部（Ｂ）３はメモリ制御部４に直結する。

すなわち、直接メモリ接続用回路−として二つのバッフ
ァメモリ（Ａ）　７　、　（Ｂ）　８、これらを切替え
接続するメモリセレクタ９、およびパスセレクタ■０を
有し、この回路を挟んで、マイクロプロセッサ１、ＤＭ
Ａ制御部（Ａ）２およびワークメモリ６が一方に、また
他方にはメモリ制御部４を介した大容量メモリ５および
ＤＭＡ制御部（Ｂ）３がそれぞれ接続される。

大容量メモリ５からワークメモリ６ヘデータを転送する
経路にはメモリセレクタ９を介した経路および直結され
る直結バス１２が用意され、パスセレクタ１０がマイク
ロプロセッサｌの指令により何れか一方を選択する。大
量のデータ転送に対してはメモリセレクタ経由が、また
制御データおよび少量データ、例えば周期的に転送され
る課金データ、に対しては直結バス１２が、それぞれ使
用される。両経路共、全種の信号、例えばデータバス８
ビツト以上、アドレスバス８ビツト以上、周辺装置の書
込み・読取り、メモリの書込み・読取り等のデータを転
送できる。

従って、マイクロプロセッサ１からＤＭＡ制御部（Ｂ）
３およびメモリ制御部４への初期設定をはじめとする信
号は直結バス１２を使用し、大容量データは従来どおり
メモリセレクタ９経由によるデータバスを使用する。少
量データの大容量メモリ５からワークメモリ６への転送
は直結バス１２を使用してメモリ制御部４とＤＭＡ制御
部（Ａ）２との制御による直接経路で実行される。

本実施例はパスセレクタがメモリ制御部トメモリセレク
タの間に配備され、メモリセレクタへの経路と、ワーク
メモリおよびマイクロフロセッサへの直結バス経路との
何れか一方を選択接続するように、図示して説明したが
、パスセレクタはマイクロプロセッサおよびワークメモ
リと、メモリセレクタとの間に配設されてもよい。

〔発明の効果〕

以上説明したように、本発明のデータ転送のバス構造に
よれば、データバスとしてメモリセレクタ経由と直結バ
ス経由とを有し、転送データ量により何りか一方を選択
して使用するように構成されるので、少量・多頻度のデ
ータ転送で一方のＤＭＡ制御が働き、バッファメモリを
不要にするので、制御が簡略化され且つ転送速度の遅延
が解消されるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は従来
の一例を示す構成図である。 １・・・・・・マイクロプロセッサ、２，３・・・・・
・ＤＭＡ制御部、４・・・・・・メモリ制御部、５・・
・・・・大容量メモリ、６・・・・・・ワークメモリ、
７，８・・・・・・バッファメモリ、９・・・・・・メ
モリセレクタ、ｌＯ・・・・・・パスセレクタ、１１・
・・・・・メモリ側バス、１２・・・・・・直結バス。

Claims (1)

1. 【特許請求の範囲】 大容量メモリおよびワークメモリ間に二つのバッファメ
   モリを、且つ大容量メモリおよびバッファメモリ間、並
   びにバッファメモリおよびワークメモリ間それぞれでデ
   ータ転送を制御する二つのＤＭＡ制御部を配し、前記バ
   ッファメモリの一方が大容量メモリに接続するとき他方
   をワークメモリに接続するメモリセレクタが大容量メモ
   リおよびワークメモリ間でデータ転送するバスを二分す
   るデータ転送のバス構造において、 前記大容量メモリおよびワークメモリの何れか一方に接
   続してデータ転送するメモリ側バスと、このメモリ側バ
   スに非接続の大容量メモリおよびワークメモリのうち残
   る一方に接続してデータ転送する直結バスと、 メモリ側バスを前記メモリセレクタへの経路か又は直結
   バスかの何れか一方に選択接続するバスセレクタとを有
   する ことを特徴とするデータ転送のバス構造。