JPH0314278B2 - - Google Patents
Info
- Publication number
- JPH0314278B2 JPH0314278B2 JP18555383A JP18555383A JPH0314278B2 JP H0314278 B2 JPH0314278 B2 JP H0314278B2 JP 18555383 A JP18555383 A JP 18555383A JP 18555383 A JP18555383 A JP 18555383A JP H0314278 B2 JPH0314278 B2 JP H0314278B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- control signal
- circuit
- subscriber
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 38
- 239000000203 mixture Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
- H04Q3/60—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to satellites or concentrators which connect one or more exchange lines with a group of local lines
Landscapes
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はデイジタル交換機に加入者線を集線装
置で集線多重化して接続する方式において、該集
線装置に混在収容されるアナログ加入者回路とデ
イジタル加入者回路とを共通に制御可能とする加
入者回路制御方式に関するものである。
置で集線多重化して接続する方式において、該集
線装置に混在収容されるアナログ加入者回路とデ
イジタル加入者回路とを共通に制御可能とする加
入者回路制御方式に関するものである。
(2) 従来技術と問題点
一般に交換機に加入者線を引込む際、加入者線
の実装効率を図るために、集線装置を介し集線多
重化してハイウエイに乗せ交換機に接続すること
が行なわれている。
の実装効率を図るために、集線装置を介し集線多
重化してハイウエイに乗せ交換機に接続すること
が行なわれている。
この加入者線にはアナログ加入者端末を接続す
るアナログ加入者線と、デイジタル加入者端末を
接続するデイジタル加入者線があり、デイジタル
加入者端末が少ない場合等においては、アナログ
加入者線を収容する集線装置と独立してデイジタ
ル加入者端末を収容する集線装置を設けるより
は、同一の集線装置にアナログ加入者線とデイジ
タル加入者線とを混在収容する方式が、経済的に
も有利である。
るアナログ加入者線と、デイジタル加入者端末を
接続するデイジタル加入者線があり、デイジタル
加入者端末が少ない場合等においては、アナログ
加入者線を収容する集線装置と独立してデイジタ
ル加入者端末を収容する集線装置を設けるより
は、同一の集線装置にアナログ加入者線とデイジ
タル加入者線とを混在収容する方式が、経済的に
も有利である。
しかし、この混在収容する方式をとると、集線
装置にて、アナログ加入者線、デイジタル加入者
線をそれぞれインタフエースするアナログ加入者
回路、デイジタル加入者回路の双方を制御しなけ
ればならない。既存のアナログ加入者回路を収容
する集線装置にデイジタル加入者回路を混在して
収容する場合、容易に考えられるのは、各加入者
回路を制御する制御信号を格納する制御メモリを
アナログ加入者回路用、デイジタル加入者回路用
に夫々設けることである。しかし、各加入者回路
対応に専用にメモリを設けることは、交換機側の
中央制御装置から送られてくる加入者回路の制御
情報がアナログ加入者回路とデイジタル加入者回
路とで異なる。その制御情報をそれぞれ専用のメ
モリに書込むための制御命令を異ならせる必要が
あること、また、デイジタル加入者端末と、アナ
ログ加入者端末の収容数が変動しても対処できる
ように制御メモリを各々最大収容数分設置する必
要があること等問題がある。
装置にて、アナログ加入者線、デイジタル加入者
線をそれぞれインタフエースするアナログ加入者
回路、デイジタル加入者回路の双方を制御しなけ
ればならない。既存のアナログ加入者回路を収容
する集線装置にデイジタル加入者回路を混在して
収容する場合、容易に考えられるのは、各加入者
回路を制御する制御信号を格納する制御メモリを
アナログ加入者回路用、デイジタル加入者回路用
に夫々設けることである。しかし、各加入者回路
対応に専用にメモリを設けることは、交換機側の
中央制御装置から送られてくる加入者回路の制御
情報がアナログ加入者回路とデイジタル加入者回
路とで異なる。その制御情報をそれぞれ専用のメ
モリに書込むための制御命令を異ならせる必要が
あること、また、デイジタル加入者端末と、アナ
ログ加入者端末の収容数が変動しても対処できる
ように制御メモリを各々最大収容数分設置する必
要があること等問題がある。
(3) 発明の目的
本発明は、かかる問題点を解決するために、加
入者回路を制御するための制御メモリをアナログ
加入者回路、デイジタル加入者回路に対し共通に
設けて、同一の集線装置にアナログ加入者線、デ
イジタル加入者線を混在収容することを可能とす
る加入者回路制御方式を提供することを目的とし
ている。
入者回路を制御するための制御メモリをアナログ
加入者回路、デイジタル加入者回路に対し共通に
設けて、同一の集線装置にアナログ加入者線、デ
イジタル加入者線を混在収容することを可能とす
る加入者回路制御方式を提供することを目的とし
ている。
(4) 発明の構成
上記目的を達成するために、本発明は、アナロ
グ加入者線及びデイジタル加入者線をそれぞれイ
ンタフエースするアナログ加入者回路及びデイジ
タル加入者回路を混在収容し、集線多重化する集
線装置において、前記アナログ加入者回路及び前
記デイジタル加入者回路の制御信号を記憶する共
通の制御メモリ19を設け、交換機の中央制御装
置から入力される前記アナログ加入者回路あるい
は前記デイジタル加入者回路の番号情報を蓄積す
る番号蓄積手段10及び制御信号を蓄積する第1
の制御信号蓄積手段9と、前記アナログ加入者回
路を初期設定するための制御信号を蓄積する第2
の制御信号蓄積手段5と、前記デイジタル加入者
回路を初期設定するための制御信号を蓄積する第
3の制御信号蓄積手段6と、システムダウン時
に、前記アナログ加入者回路を初期設定するため
の制御信号を蓄積する第4の制御信号蓄積手段7
と、システムダウン時に、前記デイジタル加入者
回路を初期設定するための制御信号を蓄積する第
5の制御信号蓄積手段8と、前記第2、第3、第
4、第5の制御信号蓄積手段5,6,7,8の何
れかの出力を選択する第1の選択手段11と、前
記第1の選択手段11により選択されて出力され
る制御信号と、前記第1の制御信号蓄積手段9に
蓄積される制御信号のいずれかを選択する第2の
選択手段12と、システムの初期設定或いはシス
テムダウン時の初期設定時に、前記第2、第3、
第4、第5の制御信号蓄積手段5,6,7,8の
いずれかに蓄積されている制御信号を前記制御メ
モリ19に書き込むためのアドレスを出力するサ
イクリツクカウンタ15と、前記番号蓄積手段1
0に蓄積される番号情報と、前記サイクリツクカ
ウンタ15の計数値の何れかを選択出力する第3
の選択手段14とを備え、初期設定時のシステム
ダウンの有無2と、アナログ・デイジタルの切替
え信号1により前記第1の選択手段11の出力を
決定すると共に、前記中央制御装置からの制御信
号の有無4により前記第2及び第3の選択手段1
2,14の出力を決定することにより、 前記第3の選択手段14により選択出力される
番号情報或いはサイクリツクカウンタ値のいずれ
かを前記制御メモリのアドレスとし、前記第2の
選択手段12により選択出力される制御信号を、
前記制御メモリ19に書き込むことを特徴とす
る。
グ加入者線及びデイジタル加入者線をそれぞれイ
ンタフエースするアナログ加入者回路及びデイジ
タル加入者回路を混在収容し、集線多重化する集
線装置において、前記アナログ加入者回路及び前
記デイジタル加入者回路の制御信号を記憶する共
通の制御メモリ19を設け、交換機の中央制御装
置から入力される前記アナログ加入者回路あるい
は前記デイジタル加入者回路の番号情報を蓄積す
る番号蓄積手段10及び制御信号を蓄積する第1
の制御信号蓄積手段9と、前記アナログ加入者回
路を初期設定するための制御信号を蓄積する第2
の制御信号蓄積手段5と、前記デイジタル加入者
回路を初期設定するための制御信号を蓄積する第
3の制御信号蓄積手段6と、システムダウン時
に、前記アナログ加入者回路を初期設定するため
の制御信号を蓄積する第4の制御信号蓄積手段7
と、システムダウン時に、前記デイジタル加入者
回路を初期設定するための制御信号を蓄積する第
5の制御信号蓄積手段8と、前記第2、第3、第
4、第5の制御信号蓄積手段5,6,7,8の何
れかの出力を選択する第1の選択手段11と、前
記第1の選択手段11により選択されて出力され
る制御信号と、前記第1の制御信号蓄積手段9に
蓄積される制御信号のいずれかを選択する第2の
選択手段12と、システムの初期設定或いはシス
テムダウン時の初期設定時に、前記第2、第3、
第4、第5の制御信号蓄積手段5,6,7,8の
いずれかに蓄積されている制御信号を前記制御メ
モリ19に書き込むためのアドレスを出力するサ
イクリツクカウンタ15と、前記番号蓄積手段1
0に蓄積される番号情報と、前記サイクリツクカ
ウンタ15の計数値の何れかを選択出力する第3
の選択手段14とを備え、初期設定時のシステム
ダウンの有無2と、アナログ・デイジタルの切替
え信号1により前記第1の選択手段11の出力を
決定すると共に、前記中央制御装置からの制御信
号の有無4により前記第2及び第3の選択手段1
2,14の出力を決定することにより、 前記第3の選択手段14により選択出力される
番号情報或いはサイクリツクカウンタ値のいずれ
かを前記制御メモリのアドレスとし、前記第2の
選択手段12により選択出力される制御信号を、
前記制御メモリ19に書き込むことを特徴とす
る。
(5) 発明の実施例
以下本発明を実施例によつて詳細に説明する。
第1図は集線装置の構成の一例を示すものであ
る。図において、集線装置LCは交換機側の通話
路スイツチSWにハイウエイHWを介して接続さ
れる。集線装置の加入者端末側には、加入者線L
にインタフエースする加入者回路a1,a2を備え、
集線スイツチbにおいて、集線多重化される。
る。図において、集線装置LCは交換機側の通話
路スイツチSWにハイウエイHWを介して接続さ
れる。集線装置の加入者端末側には、加入者線L
にインタフエースする加入者回路a1,a2を備え、
集線スイツチbにおいて、集線多重化される。
加入者端末の各種状態に応じて、加入者回路
a1,a2は集線スイツチbの制御部により制御さ
れ、例えば呼出音、呼出信号等の送出制御が行な
われ、本体交換機とのインタフエースは中央制御
装置CCと集線スイツチ6の制御部間にてとられ
る。
a1,a2は集線スイツチbの制御部により制御さ
れ、例えば呼出音、呼出信号等の送出制御が行な
われ、本体交換機とのインタフエースは中央制御
装置CCと集線スイツチ6の制御部間にてとられ
る。
尚Sは加入者回路の制御用信号線、Tは音声デ
ータ用信号線である。このようなシステム構成に
おいて本発明は加入者回路a1,a2がそれぞれアナ
ログ加入者回路、デイジタル加入者回路といつた
ように集線スイツチに混在に接続される場合でも
同一の制御手段により、各加入者回路を制御可能
としたものであり、以下第2図により詳細に説明
される。
ータ用信号線である。このようなシステム構成に
おいて本発明は加入者回路a1,a2がそれぞれアナ
ログ加入者回路、デイジタル加入者回路といつた
ように集線スイツチに混在に接続される場合でも
同一の制御手段により、各加入者回路を制御可能
としたものであり、以下第2図により詳細に説明
される。
第2図は第1図の集線装置の制御部の具体的構
成を示すもので、特に、本発明に係る加入者回路
の制御回路構成部分のみ示してある。図におい
て、5はアナログ加入者回路を初期設定するため
の制御信号蓄積回路、6はデイジタル加入者回路
を初期設定するための制御信号蓄積回路、7はシ
ステムダウンとなつたときにアナログ加入者回路
を初期化するための制御信号蓄積回路、8はシス
テムダウンとなつたときにデイジタル加入者回路
を初期化するための制御信号蓄積回路である。本
発明では、初期設定の制御信号が蓄積回路5,6
に設けられているため、電源投入後、ハードウエ
ア制御により直ちに初期設定のための制御情報を
送出することが可能となり、制御メモリ19の内
容はすぐに保証される。また、システムダウン時
の制御信号が蓄積回路7,8に設けられているた
め、システムダウン時でもハードウエア制御によ
り直ちに異常状態を示す制御情報を制御メモリに
設定することが可能となり、上記制御情報の送出
は確実なものとなる。9は交換処理上において中
央制御装置等から送られてくる加入者回路を制御
する制御信号蓄積回路、10は交換処理上で加入
者回路を制御するときの被加入者回路の番号蓄積
回路で、この番号情報は後述する如く制御メモリ
19の加入者回路に対応するアドレスに相当す
る。11,12,13,14は各入力される信号
情報を選択するセレクタ、19は各加入者回路を
制御する制御信号を格納する制御メモリ、15,
16はメモリアドレス入力用カウンタで、15は
書込み用、16は読出し用でありそれぞれサイク
リツクに更新される。1はアナログ/デイジタル
加入者回路の制御情報を選択する切替え情報入力
端子、2はシステムダウン情報入力端子、3は初
期設定情報入力端子、4は交換制御上入力される
制御命令情報の有無の入力端子、18は制御メモ
リ19の読出し/書込みタイミング信号、17は
加入者回路に送出される制御信号の出力端子であ
る。この制御信号17は第1図の信号線Sに分配
出力される。
成を示すもので、特に、本発明に係る加入者回路
の制御回路構成部分のみ示してある。図におい
て、5はアナログ加入者回路を初期設定するため
の制御信号蓄積回路、6はデイジタル加入者回路
を初期設定するための制御信号蓄積回路、7はシ
ステムダウンとなつたときにアナログ加入者回路
を初期化するための制御信号蓄積回路、8はシス
テムダウンとなつたときにデイジタル加入者回路
を初期化するための制御信号蓄積回路である。本
発明では、初期設定の制御信号が蓄積回路5,6
に設けられているため、電源投入後、ハードウエ
ア制御により直ちに初期設定のための制御情報を
送出することが可能となり、制御メモリ19の内
容はすぐに保証される。また、システムダウン時
の制御信号が蓄積回路7,8に設けられているた
め、システムダウン時でもハードウエア制御によ
り直ちに異常状態を示す制御情報を制御メモリに
設定することが可能となり、上記制御情報の送出
は確実なものとなる。9は交換処理上において中
央制御装置等から送られてくる加入者回路を制御
する制御信号蓄積回路、10は交換処理上で加入
者回路を制御するときの被加入者回路の番号蓄積
回路で、この番号情報は後述する如く制御メモリ
19の加入者回路に対応するアドレスに相当す
る。11,12,13,14は各入力される信号
情報を選択するセレクタ、19は各加入者回路を
制御する制御信号を格納する制御メモリ、15,
16はメモリアドレス入力用カウンタで、15は
書込み用、16は読出し用でありそれぞれサイク
リツクに更新される。1はアナログ/デイジタル
加入者回路の制御情報を選択する切替え情報入力
端子、2はシステムダウン情報入力端子、3は初
期設定情報入力端子、4は交換制御上入力される
制御命令情報の有無の入力端子、18は制御メモ
リ19の読出し/書込みタイミング信号、17は
加入者回路に送出される制御信号の出力端子であ
る。この制御信号17は第1図の信号線Sに分配
出力される。
制御メモリ19は基本的には加入者回路対応に
アドレスをもち、各加入者回路への制御信号を記
憶しており、システムの初期設定時、システムダ
ウン時等においては、アナログ/デイジタル切替
え情報1、システムダウン情報2により制御信号
蓄積回路5,6,7,8をセレクタ11、セレク
タ12で選択し、その入力情報21をカウンタ1
5で指す内容をアドレスとして制御メモリ19に
書き込む。またソフトウエアの制御により交換処
理上必要となる加入者回路の制御は制御信号蓄積
回路9、番号蓄積回路10に設定されることによ
り、この蓄積内容が制御メモリ19へ書き込まれ
る。
アドレスをもち、各加入者回路への制御信号を記
憶しており、システムの初期設定時、システムダ
ウン時等においては、アナログ/デイジタル切替
え情報1、システムダウン情報2により制御信号
蓄積回路5,6,7,8をセレクタ11、セレク
タ12で選択し、その入力情報21をカウンタ1
5で指す内容をアドレスとして制御メモリ19に
書き込む。またソフトウエアの制御により交換処
理上必要となる加入者回路の制御は制御信号蓄積
回路9、番号蓄積回路10に設定されることによ
り、この蓄積内容が制御メモリ19へ書き込まれ
る。
一方カウンタ16により制御メモリ19の全ア
ドレスの内容を順次読み出して制御信号17の出
力を各加入者回路に分配することにより、加入者
回路を制御する。入力端子4の入力信号により、
セレクタ12が蓄積回路9を選択するとともに、
セレクタ14が蓄積回路10を選択し、タイミン
グ信号18の下に入力信号4とアンドAND条件
によりメモリ19へ書込み信号が送られ、セレク
タ14,13の選択で蓄積回路10へ番号情報を
アドレスとし、該当のアドレスに制御信号9がセ
レクタ12を介して書込まれる。
ドレスの内容を順次読み出して制御信号17の出
力を各加入者回路に分配することにより、加入者
回路を制御する。入力端子4の入力信号により、
セレクタ12が蓄積回路9を選択するとともに、
セレクタ14が蓄積回路10を選択し、タイミン
グ信号18の下に入力信号4とアンドAND条件
によりメモリ19へ書込み信号が送られ、セレク
タ14,13の選択で蓄積回路10へ番号情報を
アドレスとし、該当のアドレスに制御信号9がセ
レクタ12を介して書込まれる。
この制御信号はアナログ加入者回路用とデイジ
タル加入者回路用とで異なるが、パラメータ上で
の相違であり、送出すべき制御信号とその加入者
回路の種別(アナログ/デイジタル)は制御メモ
リのアドレス割当時、種別とアドレスの対応関係
がとれていれば、中央制御装置CCから同一の制
御命令、即ちアドレス相当の番号情報と制御信号
とを送るだけで、アナログ/デイジタル加入者回
路の制御を可能する。
タル加入者回路用とで異なるが、パラメータ上で
の相違であり、送出すべき制御信号とその加入者
回路の種別(アナログ/デイジタル)は制御メモ
リのアドレス割当時、種別とアドレスの対応関係
がとれていれば、中央制御装置CCから同一の制
御命令、即ちアドレス相当の番号情報と制御信号
とを送るだけで、アナログ/デイジタル加入者回
路の制御を可能する。
また全加入者回路の初期設定時(システムIPL
等)は、入力端子3に起動がかかりメモリ19へ
の書込みが可能となるとともに、メモリの書込み
アドレスは入力端子4に起動が入つていないので
セレクタ14により書込用カウンタ15の出力が
選択される。またメモリ19の書込み情報は入力
端子2が起動されていないため、セレクタ11,
12によりアナログ/デイジタル切替え情報入力
1に従つて蓄積5,6の指示された方から送出さ
れ、あらかじめ指定した固定パターンとして読み
出される。カウンタ15の入力端子1の出力は同
期しているため、カウンタ15が示すアドレスに
順にアナログ/デイジタル加入者回路の初期設定
信号が書込まれる。尚、蓄積回路5,6の初期設
定値を中央制御装置CCからの命令で行う場合、
蓄積回路5,6の初期設定信号は、集線装置の初
期設定命令送出時に設定することも可能である。
等)は、入力端子3に起動がかかりメモリ19へ
の書込みが可能となるとともに、メモリの書込み
アドレスは入力端子4に起動が入つていないので
セレクタ14により書込用カウンタ15の出力が
選択される。またメモリ19の書込み情報は入力
端子2が起動されていないため、セレクタ11,
12によりアナログ/デイジタル切替え情報入力
1に従つて蓄積5,6の指示された方から送出さ
れ、あらかじめ指定した固定パターンとして読み
出される。カウンタ15の入力端子1の出力は同
期しているため、カウンタ15が示すアドレスに
順にアナログ/デイジタル加入者回路の初期設定
信号が書込まれる。尚、蓄積回路5,6の初期設
定値を中央制御装置CCからの命令で行う場合、
蓄積回路5,6の初期設定信号は、集線装置の初
期設定命令送出時に設定することも可能である。
またシステムダウン時には、初期設定時と同様
にメモリの書込みアドレスとして、カウンタ15
をセレクタ14は選択し、メモリの書込み入力と
しては入力端子2に起動がかけられているため、
セレクタ11,12によりシステムダウン時の制
御信号が蓄積回路7あるいは蓄積回路8のいずれ
かから読出され、アナログ/デイジタル加入者回
路別にそれぞれ初期設定信号が書込まれる。
にメモリの書込みアドレスとして、カウンタ15
をセレクタ14は選択し、メモリの書込み入力と
しては入力端子2に起動がかけられているため、
セレクタ11,12によりシステムダウン時の制
御信号が蓄積回路7あるいは蓄積回路8のいずれ
かから読出され、アナログ/デイジタル加入者回
路別にそれぞれ初期設定信号が書込まれる。
尚、第1図で示す本発明の集線装置は一実施例
であり、種々変形例が考えられることは言うまで
もない。
であり、種々変形例が考えられることは言うまで
もない。
本発明の実施例によれば、加入者回路制御信号
を記憶する加入者回路制御メモリを共用すること
ができ、ハード量を削減できる上中央処理装置か
ら同一の制御命令で、アナログ、デイジタルの双
方の加入者回路制御信号を制御メモリへ書込むこ
とができるため、ソフトウエアインタフエースの
増加を押えることができる。さらに、初期設定、
システムダウン時に、アナログ、デイジタル加入
者回路別に、加入者回路制御メモリに制御信号を
書込む手段を有しているため、アナログとデイジ
タルで制御メモリを共用していても、1回の操作
で全アドレスに制御信号を書込むことが可能であ
る。
を記憶する加入者回路制御メモリを共用すること
ができ、ハード量を削減できる上中央処理装置か
ら同一の制御命令で、アナログ、デイジタルの双
方の加入者回路制御信号を制御メモリへ書込むこ
とができるため、ソフトウエアインタフエースの
増加を押えることができる。さらに、初期設定、
システムダウン時に、アナログ、デイジタル加入
者回路別に、加入者回路制御メモリに制御信号を
書込む手段を有しているため、アナログとデイジ
タルで制御メモリを共用していても、1回の操作
で全アドレスに制御信号を書込むことが可能であ
る。
また、集線装置内で初期設定可能であり各回路
の初期設定時間の短縮が図れ、異常動作を最小に
留めることができる。
の初期設定時間の短縮が図れ、異常動作を最小に
留めることができる。
(6) 発明の効果
以上説明したように、本発明によれば、アナロ
グ加入者回路とデイジタル加入者回路の制御信号
を同一のメモリに格納でき、各加入者回路を集線
装置に混在収容可能となり、金物量、中央制御装
置等からの制御命令等を増すことなく、また初期
設定時等の制御信号の設定をアナログ/デイジタ
ルを意識することなくできる。
グ加入者回路とデイジタル加入者回路の制御信号
を同一のメモリに格納でき、各加入者回路を集線
装置に混在収容可能となり、金物量、中央制御装
置等からの制御命令等を増すことなく、また初期
設定時等の制御信号の設定をアナログ/デイジタ
ルを意識することなくできる。
第1図は集線装置の構成例を示すシステム構成
図、第2図は本発明の加入者回路制御方式を説明
する回路構成図である。 5,6,7,8,9;制御信号の蓄積回路、1
0;加入者回路番号蓄積回路、11,12,1
3,14;セレクタ、15,16;カウンタ、1
9;制御メモリ、LC;集線装置。
図、第2図は本発明の加入者回路制御方式を説明
する回路構成図である。 5,6,7,8,9;制御信号の蓄積回路、1
0;加入者回路番号蓄積回路、11,12,1
3,14;セレクタ、15,16;カウンタ、1
9;制御メモリ、LC;集線装置。
Claims (1)
- 【特許請求の範囲】 1 アナログ加入者線及びデイジタル加入者線を
それぞれインタフエースするアナログ加入者回路
及びデイジタル加入者回路を混在収容し、集線多
重化する集線装置において、 前記アナログ加入者回路及び前記デイジタル加
入者回路の制御信号を記憶する共通の制御メモリ
19を設け、 交換機の中央制御装置から入力される前記アナ
ログ加入者回路あるいは前記デイジタル加入者回
路の番号情報を蓄積する番号蓄積手段10及び制
御信号を蓄積する第1の制御信号蓄積手段9と、 前記アナログ加入者回路を初期設定するための
制御信号を蓄積する第2の制御信号蓄積手段5
と、 前記デイジタル加入者回路を初期設定するため
の制御信号を蓄積する第3の制御信号蓄積手段6
と、 システムダウン時に、前記アナログ加入者回路
を初期設定するための制御信号を蓄積する第4の
制御信号蓄積手段7と、 システムダウン時に、前記デイジタル加入者回
路を初期設定するための制御信号を蓄積する第5
の制御信号蓄積手段8と、 前記第2、第3、第4、第5の制御信号蓄積手
段5,6,7,8の何れかの出力を選択する第1
の選択手段11と、 前記第1の選択手段11により選択されて出力
される制御信号と、前記第1の制御信号蓄積手段
9に蓄積される制御信号のいずれかを選択する第
2の選択手段12と、 システムの初期設定或いはシステムダウン時の
初期設定時に、前記第2、第3、第4、第5の制
御信号蓄積手段5,6,7,8のいずれかに蓄積
されている制御信号を前記制御メモリ19に書き
込むためのアドレスを出力するサイクリツクカウ
ンタ15と、 前記番号蓄積手段10に蓄積される番号情報
と、前記サイクリツクカウンタ15の計数値の何
れかを選択出力する第3の選択手段14とを備
え、 初期設定時のシステムダウンの有無2と、アナ
ログ・デイジタルの切替え信号1により前記第1
の選択手段11の出力を決定すると共に、 前記中央制御装置からの制御信号の有無4によ
り前記第2及び第3の選択手段12,14の出力
を決定することにより、 前記第3の選択手段14により選択出力される
番号情報或いはサイクリツクカウンタ値のいずれ
かを前記制御メモリのをアドレスとし、前記第2
の選択手段12により選択出力される制御信号
を、前記制御メモリ19に書き込むことを特徴と
する加入者回路制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18555383A JPS6076891A (ja) | 1983-10-04 | 1983-10-04 | 加入者回路制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18555383A JPS6076891A (ja) | 1983-10-04 | 1983-10-04 | 加入者回路制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6076891A JPS6076891A (ja) | 1985-05-01 |
JPH0314278B2 true JPH0314278B2 (ja) | 1991-02-26 |
Family
ID=16172817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18555383A Granted JPS6076891A (ja) | 1983-10-04 | 1983-10-04 | 加入者回路制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6076891A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6256096A (ja) * | 1985-08-14 | 1987-03-11 | Fujitsu Ltd | 加入者集線装置 |
JPH07123313B2 (ja) * | 1986-03-10 | 1995-12-25 | 富士通株式会社 | 遠隔加入者線多重化装置 |
-
1983
- 1983-10-04 JP JP18555383A patent/JPS6076891A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6076891A (ja) | 1985-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0483458B1 (en) | Power reduction technique for a time slot interchanger in the subscriber interface | |
EP0351386A1 (en) | Method and apparatus for through-connecting a widebandconnection in a digital time switch | |
JPH0314278B2 (ja) | ||
US6453409B1 (en) | Digital signal processing system | |
JPH03116350A (ja) | データ転送のバス構造 | |
JP2858570B2 (ja) | ボタン電話装置 | |
JPH0759096B2 (ja) | 時分割スイッチ制御装置 | |
KR100214945B1 (ko) | 이중화된 메인프로세서를 가지는 vms/ars 시스템의 안내음 송출 장치 | |
JP3371278B2 (ja) | 共有バッファ型スイッチ部 | |
JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
JP2600494B2 (ja) | 分割hチャンネル交換伝送方式 | |
JP3309560B2 (ja) | 画像処理装置 | |
JP2674003B2 (ja) | 時分割スイツチ制御メモリーコピー方式 | |
JPS59115646A (ja) | 呼連続形蓄積交換機 | |
JPH0520253A (ja) | データ処理装置 | |
JPS642319B2 (ja) | ||
JPH10150678A (ja) | 電子交換機 | |
JPH0759183A (ja) | 時分割時間スイッチの制御方式 | |
JPH10173618A (ja) | バススイッチ装置およびその転送順序変換方法 | |
JPS58133068A (ja) | 通信制御装置 | |
JPS63263998A (ja) | デイジタルタイムスイツチ | |
JPS6348095A (ja) | 時間スイツチlsi | |
JPS6186859A (ja) | バス選択装置 | |
JPS59133756A (ja) | 送信ラインスプリツトタイミング方式 | |
JPS6061976A (ja) | 記憶装置 |