JPH0759183A - 時分割時間スイッチの制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 時分割交換機全体としての試験用ハードウェ
ア量を少なくし、しかも、高精度に信号装置を試験す
る。 【構成】 タイムスロット収容がスイッチング情報メモ
リの格納スイッチング情報（パス設定情報）によって固
定的に割付られる装置を前提とする。スイッチング情報
メモリ２ａとして、書換え可能なものを適用し、通常の
パス設定を実行させる際には、書込スイッチング情報選
択手段１３、１４によって基本スイッチング情報書込手
段１１、１３を選択させて、装置に本来求められている
スイッチング情報をスイッチング情報メモリに書込む。
一方、試験等の際には、書込スイッチング情報選択手段
によって特殊スイッチング情報書込手段１２、１３を選
択させて、外部装置からの試験等の特殊時用スイッチン
グ情報をスイッチング情報メモリに書込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル交換機（時分
割交換機）の時分割時間スイッチの制御方式に関するも
のである。

【０００２】

【従来の技術】従来、時分割交換機の信号装置は、図２
に示すような構成を有する。

【０００３】図２において、時分割交換機の信号装置
は、時間スイッチ（通話メモリ：ＴＳＷ）１、時間スイ
ッチ１上の固定的スイッチング情報（パス設定情報：タ
イムスロット変換情報）を格納しているスイッチング情
報メモリ（ＴＳＣ ＲＯＭ）２、ＭＦ信号（多周波信
号）の送信機能やを有する多周波信号送信回路（ＭＦ
Ｓ）３、図示しない他装置の多周波信号送信回路と対向
し、ＭＦ信号を受信する多周波信号受信回路（ＭＦＲ）
４、入ハイウェイ（入ＨＷ）５とのインタフェースを行
なうハイウェイインタフェース部（ＩＮＦ）６、出ハイ
ウェイ（出ＨＷ）７とのインタフェースを行なうハイウ
ェイインタフェース部（ＩＮＦ）８、入ハイウェイ５か
らのデータ又は多周波信号送信回路３からのデータをシ
リアル／パラレル変換すると共に多重する直並列変換部
（ＳＰＣ）９、及び、時間スイッチ１からのデータをパ
ラレル／シリアル変換すると共に出ハイウェイ７又は多
周波信号受信回路４に出力する並直列変換部（ＰＳＣ）
１０から構成されている。

【０００４】ハイウェイ５、７のタイムスロットの収容
が固定的に割付される信号装置の時間スイッチ１の接続
は、固定的であれば良く、例えば読出し専用メモリでな
るスイッチング情報メモリ２によって固定化されてい
る。

【０００５】そして、他装置からのデータは、入ハイウ
ェイ５、ハイウェイインタフェース部６、直並列変換部
９を経由して時間スイッチ１に入力され、時間スイッチ
１の出力側の特定タイムスロットにスイッチングされ、
並直列変換部１０を経由して多周波信号受信回路４を接
続される。また、多周波信号送信回路３からの出力デー
タは、直並列変換部９を経由して時間スイッチ１に入力
され、時間スイッチ１で特定タイムスロットにスイッチ
ングされ、並直列変換部１０、ハイウェイインタフェー
ス部８を経由し、出ハイウェイ７から他装置へ接続され
る。

【０００６】なお、スイッチング情報メモリ２からは周
期的にタイムスロット毎のスイッチング情報が時間スイ
ッチ１へ与えられ、時間スイッチ１はそのスイッチング
情報に基づきスイッチングを実施している。

【０００７】

【発明が解決しようとする課題】ところで、時分割交換
機に障害が発生した場合、その障害発生箇所がどこであ
るかを特定する必要があり、図２に示した信号装置に故
障が生じているか否かを試験することがある。

【０００８】しかしながら、上記構成の時分割交換機の
信号装置では、装置内に送信回路３及び受信回路４があ
るにもかかわらず、パスが固定しているため、送信回路
３及び受信回路４間を接続することができない。そのた
め、従来、以下のような試験方法が考えられている。

【０００９】送信回路３又は受信回路４の故障の有無を
確認する場合、送信回路３からのデータを出ハイウェイ
７に出力させ、信号装置以外の当該時分割交換機内の装
置でハイウェイを折り返させ、入ハイウェイ５からのそ
のデータを受信回路４で受信させて確認する。又は、当
該時分割交換機内であって信号装置の外部に、送信回路
３及び受信回路４と同一構成の送信回路及び受信回路を
別途設け、外部の送信回路からのデータを信号装置内の
受信回路４に与え、また、信号装置内の送信回路３から
のデータを外部の受信回路に与えて故障の有無を確認す
る。

【００１０】しかし、いずれの試験方法であっても、時
分割交換機全体として試験用のハードウェア量が非常に
多いという問題があると共に、試験専用の折返し構成や
送信回路や受信回路が故障していた場合には、信号装置
に対して正しい試験結果が得られないという問題があっ
た。

【００１１】なお、図２では、送信回路３及び受信回路
４としてＭＦ信号に対するものを示したが、ＰＢ信号
（プッシュボタン信号）や共通線導通試験音信号などの
送信回路や受信回路も実際上存在し、従って、上記問題
は大きなものである。

【００１２】本発明は、以上の点を考慮してなされたも
のであり、時分割交換機全体としての試験用ハードウェ
ア量を少なくし、しかも、高精度に信号装置を試験する
ことができる時分割時間スイッチの制御方式を提供しよ
うとしたものである。

【００１３】

【課題を解決するための手段】かかる課題を解決するた
め、請求項１の本発明においては、ハイウェイのタイム
スロット収容がスイッチング情報メモリに格納されてい
るスイッチング情報によって固定的に割付られる装置の
時分割時間スイッチの制御方式において、スイッチング
情報メモリとして、書換え可能なものを適用すると共
に、(1) 上記装置に本来求められているスイッチング情
報を固定的に格納したメモリを有し、格納しているスイ
ッチング情報をスイッチング情報メモリに書込む基本ス
イッチング情報書込手段と、(2) 外部装置から与えられ
たスイッチング情報をスイッチング情報メモリに書込む
特殊スイッチング情報書込手段と、(3) 両書込手段の一
方を選択してスイッチング情報メモリへの書込みを実行
させる書込スイッチング情報選択手段とを設けた。

【００１４】また、請求項２の本発明においては、ハイ
ウェイのタイムスロット収容がスイッチング情報メモリ
に格納されているスイッチング情報によって固定的に割
付られる装置の時分割時間スイッチの制御方式におい
て、スイッチング情報メモリとして、書換え可能なもの
を適用すると共に、(1) 上記装置に本来求められている
スイッチング情報を固定的に格納したメモリを有し、格
納しているスイッチング情報をスイッチング情報メモリ
に書込む基本スイッチング情報書込手段と、(2)スイッ
チング情報を固定的に格納したメモリを有し、外部装置
から指令されたときに、格納しているスイッチング情報
をスイッチング情報メモリに書込む特殊スイッチング情
報書込手段と、(3) 両書込手段の一方を選択してスイッ
チング情報メモリへの書込みを実行させる書込スイッチ
ング情報選択手段とを設けた。

【００１５】

【作用】請求項１及び２の本発明は共に、ハイウェイの
タイムスロット収容がスイッチング情報メモリに格納さ
れているスイッチング情報によって固定的に割付られる
装置の時分割時間スイッチの制御方式に関する。

【００１６】タイムスロット収容が固定的に割付られる
ので、スイッチング情報メモリとしてスイッチング情報
を固定的に格納する例えばＲＯＭ構成を適用することが
考えられるが、試験時等では本来のパス設定とは異なる
パス設定が求められ、ＲＯＭ構成を適用した場合には、
かかる要求に応じられない。

【００１７】そこで、請求項１の本発明においては、ス
イッチング情報メモリとして、書換え可能なものを適用
し、通常のパス設定を実行させる際には、書込スイッチ
ング情報選択手段によって基本スイッチング情報書込手
段を選択させて、装置に本来求められているスイッチン
グ情報（パス設定情報）をスイッチング情報メモリに書
込み、一方、試験等の際には、書込スイッチング情報選
択手段によって特殊スイッチング情報書込手段を選択さ
せて、外部装置からの試験等の特殊時用スイッチング情
報（パス設定情報）をスイッチング情報メモリに書込む
こととした。

【００１８】請求項２の本発明も、基本的な考えは請求
項１の本発明と同様であり、請求項１の本発明と異なる
点は、特殊時用スイッチング情報が外部装置から与えら
れるのではなく、特殊スイッチング情報書込手段が、特
殊時用スイッチング情報を固定的に格納したメモリを有
し、外部装置から指令されたときに、このスイッチング
情報をスイッチング情報メモリに書込む点である。

【００１９】

【実施例】以下、本発明による一実施例を図面を参照し
ながら詳述する。ここで、図１がこの実施例に係る時分
割交換機の信号装置の構成を示すものであり、上述した
図２との同一、対応部分には同一符号を付して示してい
る。

【００２０】実施例に係る時分割交換機の信号装置も、
図１に示すように、時間スイッチ１、スイッチング情報
メモリ（ＳＣＭ）２ａ、多周波信号送信回路３、多周波
信号受信回路４、ハイウェイインタフェース部６、ハイ
ウェイインタフェース部８、直並列変換部９、及び、並
直列変換部１０を備えている。

【００２１】しかし、時間スイッチ１のスイッチング情
報（パス設定情報：タイムスロット変換情報）を格納し
ていて、各タイムスロット毎に書き込まれた接続情報を
周期的に出力して時間スイッチ１を制御する、この実施
例のスイッチング情報メモリ２ａは、従来のＲＯＭ構成
のものとは異なって、ＲＡＭ等の書換え可能なメモリに
よって構成されている。

【００２２】また、実施例に係る時分割交換機の信号装
置は、上述した従来とほぼ同様な構成に加えて、図１に
示すように、基本スイッチング情報メモリ部（ＲＯＭ）
１１、バスインタフェース部（ＢＵＳ−ＩＮＦ）１２、
制御部（ＣＯＮＴ）１３及び選択回路（ＳＥＬ）１４を
有する。

【００２３】基本スイッチング情報メモリ部１１は、読
出し専用メモリ、カウンタ、データバッファ等から構成
されており、後述する制御部１３の制御下で、カウンタ
の出力データ及び読出し専用メモリの出力データから、
自律的にスイッチング情報メモリ２ａへ与えるアドレス
データや書込みデータを作成し、これらデータを選択回
路１４経由でスイッチング情報メモリ２ａに与えてスイ
ッチング情報メモリ２ａに格納させる。基本スイッチン
グ情報メモリ部１１内のカウンタは、スイッチング情報
メモリ２ａのアドレスに対応した容量を持ち、順次カウ
ント値を更新する。また、このカウンタの更新により読
出し専用メモリからの出力データも順次更新され、この
出力データを選択回路１４経由でスイッチング情報メモ
リ２ａへ与える。以上の転送動作を、スイッチング情報
メモリ２ａの全アドレスまでくり返すことにより自律書
込みが終了する。

【００２４】なお、基本スイッチング情報メモリ部１１
からスイッチング情報メモリ２ａに与えて格納させるス
イッチング情報は、従来の時分割交換機の信号装置にお
けるスイッチング情報メモリ２に格納されていた情報と
等しい。

【００２５】制御部１３は、スイッチング情報メモリ２
ａの制御に必要な各種タイミング信号を作成し、また自
律動作の制御を行なうものである。さらに、選択回路１
４に対して選択制御信号を与えるものである。

【００２６】バスインタフェース部１２は、処理装置等
の図示しない外部装置とスイッチング情報メモリ２ａと
のインタフェース部であり、外部装置からスイッチング
情報メモリ２ａへのアクセス時に制御情報や制御データ
の変換を行なって、選択回路１４を経由してスイッチン
グ情報メモリ２ａに格納されるものである。なお、外部
装置からスイッチング情報メモリ２ａへのアクセスは、
バスインタフェース部１２から制御部１３に通知され、
このとき、制御部１３は選択回路１４をバスインタフェ
ース部１２からのデータを選択する状態に切り替える。

【００２７】外部装置がスイッチング情報メモリ２ａに
格納させるスイッチング情報は、例えば、多周波信号送
信回路３を時間スイッチ１を介して多周波信号受信回路
４に接続させるような試験時に必要なパス設定情報であ
る。

【００２８】次に、以上の構成を有する時分割交換機の
信号装置の動作を説明する。

【００２９】試験時以外のパス接続を実行させる通常動
作時には、予め、制御部１３の制御によって、基本スイ
ッチング情報メモリ部１１から自律的にスイッチング情
報メモリ２ａへスイッチング情報を書込み、この書き込
まれたスイッチング情報によって時間スイッチ１の接続
が行なわれる。この状態では、従来と同様なパス接続が
実行される。

【００３０】すなわち、他装置からのデータは、入ハイ
ウェイ５、ハイウェイインタフェース部６、直並列変換
部９を経由して時間スイッチ１に入力され、スイッチン
グ情報メモリ２ａからの情報により時間スイッチ１の出
力側の特定タイムスロットにスイッチングされ、並直列
変換部１０を経由して多周波信号受信回路４を接続され
る。また、多周波信号送信回路３からの出力データは、
直並列変換部９を経由して時間スイッチ１に入力され、
スイッチング情報メモリ２ａからの情報により時間スイ
ッチ１で特定タイムスロットにスイッチングされ、並直
列変換部１０、ハイウェイインタフェース部８を経由
し、出ハイウェイ７から他装置へ接続される。

【００３１】このような状態において、時分割交換機に
障害が生じて、その障害発生箇所が信号装置であるか否
かの確認が必要となると、オペレータは図示しない外部
装置を起動して試験時用のパス設定情報を図１に示す信
号装置に与える。このような転送開始を、バスインタフ
ェース部１２から通知された制御部１３は選択回路１４
をバスインタフェース部１２側に切替え、バスインタフ
ェース部１２がスイッチング情報メモリ２ａに格納でき
るデータに変換したパス設定情報を選択回路１４を経由
してスイッチング情報メモリ２ａに与えて格納させる。

【００３２】そして、制御部１３は信号線の図示は省略
しているが、多周波信号送信回路３及び多周波信号受信
回路４を試験起動させ、多周波信号送信回路３からのデ
ータを直並列変換部９、時間スイッチ１、並直列変換部
１０を介して多周波信号受信回路４に与え、図示しない
照合部によって多周波信号送信回路３が出力したデータ
と多周波信号受信回路４が受信したデータとを照合し
て、当該信号装置部分に障害が発生しているか否かを確
認させる。

【００３３】このような試験が終了して当該信号装置部
分の正常性が確認されると、制御部１３は、選択回路１
４を基本スイッチング情報メモリ部１１側に切り替える
と共に、基本スイッチング情報メモリ部１１を起動し
て、選択回路１４経由でスイッチング情報メモリ２ａに
試験時以外のスイッチング情報（パス設定情報）を格納
させ、当該信号装置を通常動作時の状態に復帰させる。

【００３４】なお、図示しない照合部は、送受信データ
の不一致を検出したときには、そのことの報知処理を行
なう。

【００３５】以上では、多周波信号の送受信による試験
を示したが、実際上は、試験時用のパス設定情報とし
て、ＰＢ信号（プッシュボタン信号）の送信回路及び受
信回路を接続する情報や、共通線導通試験音信号の送信
回路及び受信回路を接続する情報などを用意してこれら
信号に係る送受信構成部分も試験する。

【００３６】従って、上記実施例によれば、信号装置以
外の部分に試験のための構成を設ける必要がなく、しか
も試験用に設ける構成が送信回路や受信回路ではないの
で、試験構成を従来より簡単なものとすることができ、
その結果、時分割交換機の構成も簡単なものとすること
ができる。また、当該信号装置内で試験を実行できるの
で、試験結果に対する信頼性を従来より高めることがで
きる。

【００３７】なお、上記実施例においては、試験時用の
パス設定情報も外部装置から与えられるものを示した
が、このような試験時用のパス設定情報を固定的に格納
しているメモリ部（ＲＯＭを中心とした構成部）を当該
信号装置内に設け、外部装置からの指令によってスイッ
チング情報メモリ２ａに転送させて試験時のパス設定を
実行させるようにしても良い。このようにしても、上記
実施例と同様な効果を得ることができる。

【００３８】

【発明の効果】以上のように、本発明によれば、時間ス
イッチのタイムスロット収容を固定的に規定する情報を
格納したスイッチング情報メモリとして書換え可能なも
のを適用し、動作モードに応じてスイッチング情報を書
き換える構成を装置内部に設けるようにしたので、時分
割交換機全体としての試験用ハードウェア量を少なく
し、しかも、高精度に信号装置を試験することができる
ようになった。

【図面の簡単な説明】

【図１】実施例に係る時分割交換機の信号装置の構成を
示すブロック図である。

【図２】従来の時分割交換機の信号装置の構成を示すブ
ロック図である。

【符号の説明】

１…時間スイッチ（ＴＳＷ）、２ａ…スイッチング情報
メモリ（ＳＣＭ）、３…多周波信号送信回路（ＭＦ
Ｓ）、４…多周波信号受信回路（ＭＦＲ）、１１…基本
スイッチング情報メモリ部（ＲＯＭ）、１２…バスイン
タフェース部（ＢＵＳ−ＩＮＦ）、１３…制御部（ＣＯ
ＮＴ）、１４…選択回路（ＳＥＬ）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ハイウェイのタイムスロット収容がスイ
   ッチング情報メモリに格納されているスイッチング情報
   によって固定的に割付られる装置の時分割時間スイッチ
   の制御方式において、 上記スイッチング情報メモリとして、書換え可能なもの
   を適用すると共に、 上記装置に本来求められているスイッチング情報を固定
   的に格納したメモリを有し、格納しているスイッチング
   情報を上記スイッチング情報メモリに書込む基本スイッ
   チング情報書込手段と、 外部装置から与えられたスイッチング情報を上記スイッ
   チング情報メモリに書込む特殊スイッチング情報書込手
   段と、 両書込手段の一方を選択して上記スイッチング情報メモ
   リへの書込みを実行させる書込スイッチング情報選択手
   段とを備えたことを特徴とする時分割時間スイッチの制
   御方式。
2. 【請求項２】 ハイウェイのタイムスロット収容がスイ
   ッチング情報メモリに格納されているスイッチング情報
   によって固定的に割付られる装置の時分割時間スイッチ
   の制御方式において、 上記スイッチング情報メモリとして、書換え可能なもの
   を適用すると共に、 上記装置に本来求められているスイッチング情報を固定
   的に格納したメモリを有し、格納しているスイッチング
   情報を上記スイッチング情報メモリに書込む基本スイッ
   チング情報書込手段と、 スイッチング情報を固定的に格納したメモリを有し、外
   部装置から指令されたときに、格納しているスイッチン
   グ情報を上記スイッチング情報メモリに書込む特殊スイ
   ッチング情報書込手段と、 両書込手段の一方を選択して上記スイッチング情報メモ
   リへの書込みを実行させる書込スイッチング情報選択手
   段とを備えたことを特徴とする時分割時間スイッチの制
   御方式。