KR0153012B1

KR0153012B1 - 전전자 교환기용 채널 할당회로

Info

Publication number: KR0153012B1
Application number: KR1019930026888A
Authority: KR
Inventors: 채영수
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1993-12-08
Filing date: 1993-12-08
Publication date: 1998-11-16
Also published as: KR950023093A

Abstract

본 발명은 전전자 교환기의 채널(Channel)할당 회로에 관한 것으로, 프로그램에 의한 기능불량을 제거하여 신뢰성을 향상시키고 비용절감이 가능한 전전자 교환기의 채널 할당 회로에 관한 것이다.

본 발명의 전전자 교환기용 채널 할당 회로는 채널 할당에 필요한 채널 할당 데이타와 제어신호를 공급하는 채널할당 제어 프로세서와, 상기 제어신호에 포함된 모드신호에 응답하여 가입자 보드의 필요한 기능 수행에 따라 선택되는 제1 내지 제5 모드신호를 발생하는 모드 선택 회로와, 상기 모드 선택 회로에 접속되어 제5 모드에서 채널 할당제어 프로세서로 가입자 고유식별 코드를 제공하기 위한 가입자 식별 코드부와, 가입자 채널로부터 수신된 가입자훅 상태 병렬 데이타를 직렬 데이타로 변환하기 위한 제1 및 제2 병렬/직렬 변환기와, 상기 제2 모드에서 상기 가입자훅 상태 직렬 데이타를 그리고 제4 모드에서 가입자 채널의 SLAC로부터 데이타를 상기 채널할당 프로세서에 송신하고 상기 채널 할당 프로세서로부터의 채널 할당 데이타를 수신하기 위한 데이타 송/수신 제어로직부와, 제3 모드에서 상기 데이타 송/수신 제이로직부로 부터 수신된 채널 할당 데이타를 어드레스 신호에 따라 선택된 채널로 송신하기 위한 채널 선택 회로와, 상기 제1 모드에서 상기 채널할당 프로세서로부터 수신된 데이타를 다시 재송출하기 위한 데이타 루프백 회로와, PCM신호를 각 채널로 인터페이스하기 위한 PCM신호 인터페이스부로 구성된다.

Description

전전자 교환기용 채널 할당회로

본 발명은 전전자 교환기의 채널(Channel) 할당 회로에 관한 것으로, 프로그램에 의한 기능불량을 제거하여 신뢰성을 향상시키고 비용절감이 가능한 전전자 교환기의 채널 할당 회로에 관한 것이다.

종래의 전전자 교환기의 채널 할당 회로가 제1도에 도시되어 있다. 종래의 채널할당 회로는 채널(CH0-CH15)(30)의 제어 부분이 제어로직 프로그램이 기억된 PROM(20)과, 프로그램머블 게이트 어레이(PGA)로 형성되어 전원 인가시 PROM(20)에 기억된 제어로직 프로그램의 인가에 따라 채널할당 제어로직을 형성하는 채널할당 제어부(10)로 구성되며, 채널 할당 제어부(10)는 버스를 통해 채널할당 제어프로세서(40)에 연결되어 있다.

상기한 종래의 채널할당회로는 전원 인가시 초기화 동작이 진행되어 PROM(20)에 기억시킨 채널할당 제어로직 데이타가 PGA(Program Gate Array)로 이루어진 채널 할당 제어부(10)에 로딩되고, 그 결과 채널 할당 제어부(10)는 제어로직을 구성하여 프로세서(40)로부터의 명령을 받아 채널 할당 기능을 수행한다.

또한 채널할당회로에 인가된 전원이 오프되면 PGA에 구성된 제어로직은 그 기능을 하지 못한다.

이러한 종래 기술은 전원 인가시에 PROM에 들어 있는 로직 프로그램이 제때 초기화되지 못하는 경우가 발생되고, 또한 프로그램 오류에 의한 기능 불량 현상이 발생되기도 한다.

이러한 PGA 회로는 자체가 약하기 때문에 장시간 운용한 경우 기능 불량이 발생되고, PROM과 PGA의 가격이 비싸며 면적을 많이 차지한다는 문제가 있었다.

따라서 본 발명의 목적은 PROM의 프로그램 로딩오류 및 PGA에 의한 기능불량을 제거하여 신뢰성을 향상시키고 비용절감이 가능한 전전자 교환기의 채널할당회로를 제공하는 것이다.

제1도는 종래의 전전자 교환기용 채널 할당회로의 블록도이고,

제2도는 본 발명의 바람직한 일실시예에 따른 전전자 교환기용 채널할당 회로의 블록도이고,

제3도는 제2도의 채널할당 회로의 상세블록도이다.

* 도면의 주요부분에 대한 부호의 설명

40 : 채널할당 제어프로세서 51 : 모드선택회로

53 : 데이타 루프백 회로 55 : 데이타 제어 로직부

57 : 채널선택회로 59 : 가입자 식별코드부

61 : PCM 인터페이스부 63,65 : 병렬/직렬 변환부

CH0-CH15 : 채널

상기한 목적을 달성하기 위하여 본 발명은 전전자 교환기용 채널할당 회로에 있어서, 채널 할당에 필요한 채널 할당 데이타와 제어신호를 공급하는 채널할당 제어 프로세서와, 상기 제어신호에 포함된 모드신호에 응답하여 가입자 보드의 필요한 기능 수행에 따라 선택되는 제1 내지 제5 모드신호를 발생하는 모드 선택 회로와, 상기 모드 선택 회로에 접속되어 제5 모드에서 채널 할당 제어 프로세서로 가입자 고유 식별 코드를 제공하기 위한 가입자 식별 코드부와, 가입자 채널로부터 수신된 가입자혹 상태 병렬 데이타를 직렬 데이타로 변환하기 위한 제1 및 제2 병렬/직렬 변환기와, 상기 제2 모드에서 상기 가입자훅 상태직렬 데이타를 그리고 제4 모드에서 가입자 채널의 SLAC로부터 데이타를 상기 채널할당 프로세서에 송신하고 상기 채널 할당 프로세서로부터의 채널 할당 데이타를 수신하기 위한 데이타 송/수신 제어 로직부와, 제3 모드에서 상기 데이타 송/수신 제어 로직부로 부터 수신된 채널 할당 데이타를 어드레스 신호에 따라 선택된 채널로 송신하기 위한 채널 선택 회로와, 상기 제1 모드에서 상기 채널할당 프로세서로부터 수신된 데이타를 다시 재송출하기 위한 데이타 루프백 회로와, PCM 신호를 각 채널로 인터페이스하기 위한 PCM신호 인터페이스부로 구성되는 것을 특징으로 하는 전전자 교환기용 채널할당 회로를 제공한다.

이하에 첨부 도면을 참고하여 본 발명을 보다 상세하게 설명한다.

제2도에는 본 발명의 바람직한 일실시예에 따른 채널 할당 회로가 블록도로 도시되어 있다.

제2도로부터 알 수 있는 바와 같이 본 발명에서는 종래에는 PROM과 PAG가 합쳐져서 프로그램에 의한 구동되던 것을 1칩으로 형성하고 그 내부는 하드웨어적으로 동작하도록 설계하였다.

제3도에는 1칩으로된 채널 할당회로의 상세 블록도가 도시되어 있다.

본 발명의 채널 할당회로는 가입자 보드를 제어하는 채널 할당제어 프로세서(40)로부터 직렬로 수신된 모드 신호(M0. M1)를 디코팅하여 16채널(CH0-CH15)를 제어하기 위한 4개의 모드 신호(MODE 0)는 기입후 데이타 판독 모드를 나타내고 제2 모드 신호(MODE 1)는 직렬 판독 모드를 나타내며, 제3 모드 신호(MODE 2)는 직렬 기입모드를 나타내고, 제4 모드 신호(MODE 3)는 SLAC 데이타 판독 모드이다.

또한 파워 온후에 가입자 보드의 각 SLAC에 특정데이타를 쓰고 난 후 읽어보아 정상적인 데이타가 쓰여졌는지를 검사하기 위한 모드 선택 회로(51)로부터 제1 모드 신호(MODE 0)가 입력되면 프로세서(40)으로부터 수신된 데이타를 다시 프로세서(40)로 재송출하기 위한 데이타 루프백회로(53)를 포함한다.

한편 데이타 제어 로직부(55)는 병렬/직렬 변환부(63,65)가 채널(CH0-CH15)를 통해 입력된 가입자 훅(HOOK) 온/오프 상태표시의 병렬데이타를 직렬로 변환한 후 출력된 신호를 인가받고, 상위 및 하위 8채널씩 프로세서(40)로 송부한다.

가입자 채널선택회로(57)는 모드선택회로(5)가 제3모드(MODE 2)신호를 인가하면 데이타제어 로직부(55)가 프로세서(40)로부터 수신된 데이타(TxD)를 프로세서(40)기 지정한 채널 어드레스 신호에 따라 선택된 채널로 데이타를 재송출 한다. 즉, 가입자 보드는 16채널로 구성되어 있으므로 따라서 가입자 채널선택회로(57)에서 특정가입자가 다른 가입자와 통화를 할 수 있도록 가입자 채널을 선택한다.

또한 데이타제어 로직부(55)는 프로세서(40)으로 부터 인가된 모드 신호에 의해 모드선택회로(51)가 제4 모드 신호(MODE 3)를 선택할 경우, 즉 SLAC 데이타 판독 모드일 경우는 가입자 채널에 포함되어 있는 SLAC의 수신 데이타를 프로세서(40)로 보낸(RxD)다.

이때 송부하는 데이타는 송신이득, 수신이득, 송신 타임슬롯, 수신 타임슬롯, 필터계수 등이다.

모드 선택회로(51)에는 가입자 보드내에 음성신호를 통신하기 위한 16채널의 가입자 고유 식별코드(ID)가 등록된 가입자 식별코드부(59)가 연결되어 있으며, PCLK 신호가 인가되고 제5 모드(MODE 5)가 선택될때 모드 선택 회로(51)를 통하여 고유식별 코드(ID)를 프로세서(40)로 송출한다.

한편 부재번호(61)는 가입자보드의 각 채널 동작시 PCM신호를 각각의 채널로 인터페이스하기 위한 PCM 신호 인터페이스부를 가리킨다.

또한 부재번호 63 및 65는 각각 가입자 보드의 각 채널(CH0-CH7, CH8-CH15)로부터 수신된 병렬 훅 온/오프 신호를 직렬로 변환하여 출력하기 위한 병렬/직렬 변환부를 나타낸다.

따라서 본 발명에 따르면 프로그램에 의해 구동되는 방식이 아니고 하드웨어 회로적으로 동작하므로 프로그램이 제때 초기화되지 못하는 오류로 인한 기능 불량을 방지할 수가 있다. 또한 고가이며 점유 면적이 큰 PROM 및 PGA를 사용하지 않으므로 회로팩 보드의 면적을 줄일 수 있고 회로팩 조립 및 작업성이 크게 개선되어 생산성 향상의 효과를 기대할 수 있다.

또한 본 발명은 1칩으로 집적할 수 있는 구조를 가지고 있어 1칩으로 구성할 경우 종래에 비하여 큰 원가 절감 효과가 있으며 PGA 채택으로 인한 장시간 운용시 기능불량 발생의 문제점을 해소 할 수 있다.

Claims

전전자 교환기용 채널 할당 회로에 있어서, 채널 할당 제어신호를 발생하고 보드 전체를 제어하는 프로세서의 제어신호에 포함된 모드신호에 응답하여 제1 내지 제5 모드 신호를 발생하는 모드 선택 회로와, 상기 모드 선택 회로에 접속되어 제5 모드에서 가입자 고유식별 코드를 프로세서에 인가하는 가입자 식별 코드부와, 가입자의 훅 온/오프 상태를 나타내는 상태 병렬 데이타를 직렬 데이타로 변환하는 제1 및 제2 병렬/직렬 변환기와, 상기 제2 모드에서 상기 가입자 훅 온/오프 상태의 직렬 데이타 및 제4 모드에서 가입자 채널의 SLAC로부터 데이타를 상기 프로세서에 송신하고 상기 프로세서로부터의 채널 할당 데이타를 수신하기 위한 데이타 제어 로직부와, 제3 모드에서 상기 데이타 송/수신 제어부로부터 수신된 채널 할당 데이타를 어드레스 신호에 따라 선택된 채널로 송신하기 위한 채널 선택 회로와, 상기 제1 모드에서 상기 채널할당 프로세서로부터 수신된 데이타를 다시 재송출하기 위한 데이타 루프백 회로와, PCM 신호를 각 채널로 인터페이스하기 위한 PCM신호 인터페이스부로 구성되는 것을 특징으로 하는 전전자 교환기용 채널할당회로.