KR950004424B1 - 다중화/역다중화 및 시분할 스위칭 장치 - Google Patents

Abstract

내용 없음.

Description

다중화/역다중화 및 시분할 스위칭 장치

제1도는 본 발명의 시분할 스위치 및 비트 레이트 전환장치 상세도.

제2도는 본 발명의 프로세서 인터페이스 주변장치.

제3도는 본 발명의 송수신-버스 타이밍도 및 모드/어드레스 포멧.

제4도는 본 발명의 모드별 기능도.

제5도는 본 발명의 제어메모리 라이트"송신"제어포맷(a)(b) 및, "수신"제어포멧(c)(d).

제6도는 본 발명의 음성 메모리 리드/라이트 타이밍도.

제7도는 본 발명의 상태관리 제어포맷.

본 발명은 교환기의 통신 교환 시스템에 관한 것으로써, 특히 고장안내 또는 생활 정보등을 전해주는 녹음 안내 기능과 3자 또는 회의 통화 기능을 갖는 글로블 서비스(global service) 장치와 공간 분할 스위치간의 정합기능을 수행하여 주는 시분할 스위치 및 비트 레이트 전환 장치내의 다중화/역다중화 및 시분할스위치 장치에 관한 것이다.

구체적으로는 각 전화국에 수용되어 있는 문의자가 알고 싶은 생활 정보나 회의 통화를 원하는 경우에 해당 메뉴를 선택하므로써 글로블 서비스 장치가 서비스하고자 하는 정보를 음성 패턴으로 기억시켜 두었다가문의자에게 송출시켜 청취할 수 있도록 한 것이다.

종래에는 입출력 단자간에 접속로가 특정 호출에 따라 사용되며 그 호출의 보류 시간중 연속적으로 접속로가 전용되는 교환 방식인 공간 분할 스위치에서, 상기의 글로블 서비스 장치와 연결 기능을 수행하는 시분할 스위치를 연결하여 로칼 서브시스템(Local Subsystem)을 구성하였고, 시분할 스위치와 공간분할 스위치간에 광 케이블을 접속하여 문의자측으로 원하는 요구 정보를 제공하고자 한 것이다. 따라서 특정 로칼서브시스템(Local Subsystem)에 글로블 서비스 장치를 수용함으로 표준화 및 경제성 측면에서 문제점을가지고 있었다. 이에 현재 대도시에서 사용중인 전전자 교환기(TDX-10)에 수용되는 글로블 서비스 장치를 코먼 서브시스템(Common Subsystem)에 실장하여 서비스를 가능토록 전전자 교환기의 서비시스템을새롭게 개발하므로써, 보다 효율적인 서비스를 제공 받을 수 있게 하였다.

따라서 본 발명의 주된 목적은 글로블 서비스 장치를 코먼 서비시스템에 실장하여 서비스하므로 표준화및 경제적 측면에서 장점을 갖도록한 시분할 스위치 및 비트 레이트 전환장치내에 수용되는 다중화/역다중화 및 시분할 스위치 장치에 관한 것이다.

＜제1도＞는 본 발명의 시분할 스위치 및 비트 레이트 변환장치 상세도로써 구성은 다음과 같다.

가입자측으로 부터 수신된 데이타는 시분할 스위치를 통해 공간 분할 스위치에 연결되며, 상기 공간 분할스위치(A),(B)로 부터 10비트 8192Kb/s 데이타를 받아 장애수집 소포트웨어(S/W) 이중화 경로단(21)이선택하는 래치수신단(11)과, 데이타를 순차적으로 저장하는 음성메모리(12)와, 음성메모리(12)의 데이터를무작위로 읽어내기 위한 제어메모리(13)는 8192Kb/s 9비트 병렬 데이터를 2048Kb/s의 8비트 직렬 데이터로 변환하는 역다중화단(14)과,2048Kb/s의 8비트 직렬 데이터를 래치하는 TTL구동단(15)과, 녹음안내및 회의 통화를 서비스하는 글로블 서비스 장치에 연결되며, 상기 글로블 서비스 장치로 부터 32개의 서브하이웨이로 연결되어 직렬 데이터를 입력하는 TTL수신단(16)과, 2048Kb/s의 8비트 직렬 데이타를 8192Kb/s의 9비트 병렬 데이터로 변환하는 다중화단(17)과, 데이터를 순간적으로 저장하는 음성메모리(18)와,음성메모리(18)에 저장된 데이터를 무작위로 읽어내기 위한 제어메모리(19)는 8192Kb/s 10비트 병렬 데이터를 래치하는 TTL구동단(20)과, 제어메모리(13)(19)와 장애수집 소포트웨어(S/W) 이중화 경로단(21)를제어하는 프로세서 인터페이스(30)와, 장애수집 소트프웨어(S/W) 이중화단(2l)은 경보장치와 래치수신단(11)에 연결되어 구성된다.

＜제2도＞는 프로세서 인터페이스 주변장치에 관한 것으로써, 프로세서로 부터 수신 클럭 1.25MHz와,프로세서로 부터 모드/어드레스 수신과 동시에 데이타 전송 시작시 발생하는 8KHz와, 프로세서로 부터 수신 데이터와, 프로세서로 송신 데이터와, 프로세서로 부터 수신되는 수행 모드/어드레스와, 프로세서로 데이터 송수신 시작시 발생하는 신호와, 프로세서로 부터 송수신-버스 선택 신호와, 프로세서로 송신 데이터는 프로세서 인터페이스에 연결되며, 상기 프로세서 인터페이스는 직렬/병렬 변환기(31)에 연결되어 어드레스 번지를 제어메모리(13)(19)에 입력시키며, 상기 일부는 모드(디코드/보드선택)(32)는 제어메모리(13)(19)에 입력되며, 프로세서로 부터 수신 데이터는 직렬/병렬 변환기 및 병렬/직렬 변환기(33)에 연결되며,상기의 직렬/병렬 변환기 및 병렬/직렬 변환기(33)에서의 출력은 16비트 병렬 데이터로 출력되어 각각 제어메모리(13)(19) 연결되어 구성된다.

＜제1도＞에 있어서 글로블 서비스 장치로 부터 다중화단(17)과 음성 메모리(18)를 통해 가입자에게 전송되는 것을 설명하면 다음과 같다.

전전자 교환기(TDX-10)의 글로블 서비스 장치로 부터 2048Kb/s는 32개의 서브하이웨이(데이터 전송로)로 1서브하이당 32채널로 구성되어 8비트 직렬 데이터를 TTL수신단(16)을 통해 다중화단(17)에 입력된다. 즉 2048Kb/s의 8비트 직렬 데이터로 입력된 데이터는 다중화단(17)을 거쳐 8192Kb/s의 속도로 10비트병렬 데이터로 음성메모리(18)에 입력된다.

＜제2도＞는 본 발명의 프로세서 인터페이스 주변회로에 관한 것으로써, 상기 프로세서로 부터 모드/어드레스 수신과 동시에 데이터 전송 8KHz 동안 ＜제3도＞ 및 ＜제4도＞는 모드별 기능(M0-M3)과 어드레스(A0-A9)및 라이트/리드(A12), 송신엑세스/수신엑세스(A13), 로우/하이 비트(A14),(A)/(B) 플랜(A15)을 선택하는 타이밍도를 ＜제3도＞에 나타내고 있으며 ＜제5도＞는 제어메모리 라이트"송신","수신"제어 포멧을 구성한 것으로써, 프로세서 인터페이스로 부터 (가)의 제어-메모리를 출력한다. 즉 A(0-9)는 공간 분할 스위치로 전송되는 채널을 나타내며, 상기 (나)의 제어 프로세서로 부터 출력되는 것으로써, A(0-4)는 32 서브 하이웨이중 어느 한 하이웨이를 선택하고, 상기 A(5-9)는 32개의 채널중 어느 한채널을 선택하는 것이며 A(12)는 데이터 전승로, 데이터 전송로 선택 신호로써 상기의 채널을 사용하는지의 여부를 판단하는 것이다.

＜제1도＞에서 다중화된 8192Kb/s의 9비트 병렬 데이터로 음성메모리(18)에 입력된다.

상기의 2K*9비트 음성메모리(18)은 듀얼-포트메모리로 구성되고 다중화 변환 모듈로 부터 수신되는1024 타임 슬롯은 공간 분할 스위치로 전송하기 위한 1024 타임 슬롯의 음성메모리(18)로 순차적으로 저장된다.

＜제6도＞에 본 바와 같이 메모리 엑세스 타임 마진 위해 한 프레임 동안은 0-1023 번지에 쓰이며 동시에 1024-2047 번지에서는 그전프레임 데이터를 읽어내고, 다음 프레임에서는 1024-2047 번지는 쓰는 동시에 0-1023 번지에서는 그전 프레임 데이터를 읽어내므로 타임 슬롯 순서 보존을 유지하여 래치 구동단(20)를 거쳐 공간 분할 스위치로 전송하는 것이다.

＜제1도＞의 제어메모리(19)는 16비트로 구성되며 프로세서에 의해 무작위로 쓰이고, 클럭 수신 및 분배단(15)에 의해 순차적으로 읽기가 수행된다.

상기 제어메모리(19) 라이트 기능은 프로세서가 제어메모리(19)에 제어 데이터를 쓰기 위해 ＜제5도＞포멧으로 회로팩(MDTA)에 송신하며, 상기 선택된 회로팩에서 데이터 송수신 시작 신호를 만들어 프로세서로 보내면, 프로세서는 제어메모리(19)에 쓸 16비트 제어데이터 중 첫번째 8비트를 회로팩에 보내고, 동시에 동일과정을 반복하여 제어 데이터에 쓸 두번째 8비트를 회로팩에 보낸다. 이때 제어메모리(19) 라이트데이터는 음성메모리 리드 어드레스가 된다.

상기 기본적인 메모리 사용법에 의하면, 빠른 엑세스 시간을 가진 메모리를 사용해야 하나 듀얼 포트메모리를 사용하여 제어메모리(19)라이트시 왼쪽 포트를 사용하고 리드시는 오른쪽 포트를 사용함으로 비교적느린 엑세스 시간을 가진 메모리의 사용이 가능하다. 따라서 본 발명의 전체의 시스템 클럭이 낮아지게 된다.

한편 메모리 충돌 문제 해결을 위해 왼쪽 포트를 통한 제어메모리 라이트시 488ns 이상이 칩 인에이블 신호를 발생시켜 라이트 시킴으로써 122ns 주기로 오른쪽 포트를 통한 제어메모리 리드시 발생할 수 있는 제어메모리 라이트 실패를 방지한다. 또한 제어메모리 리드 기능은 제어 메모리의 임의의 어드레스의 데이터를 프로세서가 읽어감으로써 제어메모리 점검 및 기타 유지 기능을 수행한다. 이때 사용되는 데이터 포멧은 ＜제5도＞제어메모리(19) 라이트시와 동일하나 라이트/리드 비트를 로직 레벨"0"으로 세팅시켜 제어메모리(19)의 왼쪽 포트를 통해 읽기를 수행한다.

상기에서 언급한 제어메모리 점검 및 기타 유지 기능을 설명하면 다음과 같다.

＜제8도＞는 상태 관리 제어 포멧에 관한 것으로써, (가)의 A(5-7)는 상태 어드레스를 나타내며, (나)는 상태 어드레스상태에서 리드 데이터를 나타낸 것으로써, D7은 액터브(0)/스텐바이(1), D6은 상대편이엑터브(0)/스텐바이(1), D5은 상대편의 파워 다운 경보를, D4은 회로팩 기능 알람을, D3은 상대편 회로팩기능 알람을, D2은 상대편 회로팩의 보드 탈장 경보를, D1은 공간 분할 스위치(A)의 하이웨이 케이블 탈장을, D0은 공간 분할 스위치(B)의 하이웨이 케이블 탈장을 나타내며 상태관리 제어 포멧이다.

이상에서 설명한 바와같이 시분할 스위치 및 비트 레이트 전환장치는 코먼 서브시스템(CommonSubsystem)에 수용되어 글로블 서비스 장치와 정합하여 녹음안내, 회의 통화 서비스 수행토록 하므로 교환기의 표준화 및 경제적 측면에서 장점을 가지고 있다.

Claims (4)

1. 가입자측으로 부터 수신된 요구 데이터는 시분할 스위치를 통해 공간 분할 스위치에 연결됨으로서, 공간 분할 스위치의 (A),(B)로 부터 10비트 8192Kb/s 데이터를 받아 장애수집 소포트웨어(S/W) 이중화 경로단(21)이 선택하는 레치 수신단(11)과, 제어메모리(13)의 제어 신호에 의해 타임 슬롯 교환기능이 이루어지며, 상기의 데이터를 순차적으로 저장하는 음성메모리(12)와,8192Kb/s 9비트 병렬 데이터를 2048Kb/s의 8비트 데이터로 변화하는 역다중화단(14)과, 상기 역다중화단(14)을 거쳐 TTL구동단(15)에 래치해 두었다가 녹음-안내 및 회의 통화를 서비스하는 글로블 서비스 장치에 연결되며, 상기 글로블 서비스 장치로부터 32개의 서브하이웨이로 연결되어 직렬 데이터를 입력하는 TTL수신단(16)과, 2048Kb/s의 8비트 직렬데이터를 8192Kb/s의 9비트 병렬 데이터로 변환하는 다중화단(17)과, 제어메모리(19)에 의해 타임 슬롯 교환기능이 이루어지며, 상기 데이터를 순차적으로 저장하는 음성메모리(18)와, TTL구동단(20)에 래치해 두었다가 공간 분할 스위치를 통해 시분할 스위치를 거쳐 가입자에게 글로블 서비스를 받게 구성되며, 프로세서 인터페이스(22)는 제어메모리 (13)(19)에 각각 연결되며, 상기 프로세서 인터페이스는 장애수집 소포트웨어(S/W) 이중화단(21)은 경보 장치와 래치 수신단(11)에 연결되어 구성되는 것을 특징으로 하는 다중화/역다중화 및 시분할 스위치 장치.
2. 제1항에 있어서, 음성메모리(12)(18) 2K*9비트 램 2개와 제어메모리(13)(19) 1K*16비트 램 2개로구성되는 프로세서 인터페이스의 제어 신호로서 제어메모리가 음성메모리를 제어하는 것을 특징으로 하는다중화/역다중화 및 시분할 스위치 장치.
3. 제1항에 있어서, 시분할 스위치 기능중 2048Kb/s 직렬 데이터 1024 채널이 8192Kb/s 병렬 데이터1024 채널로 다중화(17)되어 전송되며, 반대로 8192Kb/s 병렬 데이터 1024 채널이 2048Kb/s 직렬 데이터1024 채널로 역다중화(14)로 되어 전송하는 것을 특징으로 하는 다중화/역다중화 및 시분할 스위치 장치.
4. 제1항 있어서, 프로세서에 의해 제어메모리 라이트와 리드가 제어메모리 왼쪽 포트로 연결되는 것을특징으로 하는 다중화/역다중화 및 시분할 스위치 장치.