CN117349217A - Pcie扩展设备及子卡自适应选择方法、扩展系统 - Google Patents

Pcie扩展设备及子卡自适应选择方法、扩展系统 Download PDF

Info

Publication number
CN117349217A
CN117349217A CN202311282144.6A CN202311282144A CN117349217A CN 117349217 A CN117349217 A CN 117349217A CN 202311282144 A CN202311282144 A CN 202311282144A CN 117349217 A CN117349217 A CN 117349217A
Authority
CN
China
Prior art keywords
slot
uplink
card
downlink
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311282144.6A
Other languages
English (en)
Inventor
李妍
郝沁汾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Original Assignee
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Core Optical Interconnect Technology Research Institute Co ltd filed Critical Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority to CN202311282144.6A priority Critical patent/CN117349217A/zh
Publication of CN117349217A publication Critical patent/CN117349217A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种PCIE扩展设备及子卡自适应选择方法、扩展系统,本设备包括有设置有多个槽位的扩展主板和插接于槽位上的多个硬件板卡,所述多个槽位包括被配置为用于上行传输的上行槽位和被配置为用于下行传输的下行槽位;当上行槽位的硬件板卡无法传输数据时,选择空闲的下行槽位并将其配置为上行槽位;插接于所述上行槽位上的硬件板卡自动配置为上行子卡,插接于所述下行槽位上的硬件板卡自动配置为下行子卡。本发明与传统技术相比,能够在扩展设备上行槽位的硬件板卡无法传输数据时,选择空闲的下行槽位并将其配置为上行槽位,实现上行槽位的再分配及上下行功能的可切换选择,达成整个PCIE扩展系统实现更加多样和灵活的组网方案。

Description

PCIE扩展设备及子卡自适应选择方法、扩展系统
技术领域
本发明涉及PCIE扩展设备技术领域,更具体地,涉及一种PCIE扩展设备及子卡自适应选择方法、扩展系统。
背景技术
PCIE是一种高速串行计算机扩展总线标准,属于高速串行点对点双通道高带宽传输,所连接的设备分配独享接口带宽,不共享总线带宽。PCIE扩展设备上下行总线需要连接不同的扩展卡,同时一台扩展设备中可能包含不同规格的系统接口数板卡。当前设计中上下行槽位多为固定槽位设计,目前,尚且缺少一个能实现上下行槽位自由分配达成更多样和灵活组网方案的PCIE扩展系统。
现有技术公开了一种双用PCIE转接板卡、实现双用转接的方法、装置。采用同一个PCIE转换模块实现接口的切换,当正面PCIE插槽插入PCIE板卡时,在位信号引脚与PCIE板卡的地线连通,PCIE转换模块的切换控制端输入低电平;PCIE转换模块切换到与正面PCIE插槽连通的接口。当反面PCIE插槽插入PCIE板卡,电源模块通过电阻输入高电平到PCIE转换模块的切换控制端;PCIE转换模块切换到与反面PCIE插槽连通的接口。该方案的缺陷是:实现的是正反面PCIE插槽均可作为传输接口,但无法针对插接板卡本身的故障进行应对。
为此,结合以上需求和现有技术的缺陷,本申请提出了一种PCIE扩展设备及子卡自适应选择方法、扩展系统。
发明内容
本发明提供了一种PCIE扩展设备及子卡自适应选择方法、扩展系统,能够实现上行槽位的再分配及子卡上下行功能的可切换选择。
本发明的首要目的是为解决上述技术问题,本发明的技术方案如下:
本发明第一方面提供了一种PCIE扩展设备,包括有设置有多个槽位的扩展主板和插接于槽位上的多个硬件板卡;所述多个槽位包括被配置为用于上行传输的上行槽位和被配置为用于下行传输的下行槽位;当上行槽位的硬件板卡无法传输数据时,选择空闲的下行槽位并将其配置为上行槽位;插接于所述上行槽位上的硬件板卡自动配置为上行子卡,插接于所述下行槽位上的硬件板卡自动配置为下行子卡。
根据上述技术特征,实现了上行槽位的再分配。
进一步的,所述硬件板卡上设置有交换芯片和接口,所述接口用于实现上行数据传输或下行数据传输,并连接至扩展主板的槽位,所述交换芯片控制所选槽位上插接的硬件板卡切换上行子卡功能模式或下行子卡功能模式;所述硬件板卡根据插入的上行槽位自动加载上行子卡功能配置文件以自动配置为上行子卡,或所述硬件板卡根据插入的下行槽位自动加载下行子卡功能配置文件以自动配置为下行子卡。
进一步的,所述硬件板卡集成有上行子卡功能模式和下行子卡功能模式,所述交换芯片控制所选槽位上插接的硬件板卡切换上行子卡功能模式或下行子卡功能模式的具体过程为:当硬件板卡插接的槽位被配置为上行槽位时,交换芯片控制与该槽位相连接的硬件板卡配置上行子卡功能加载程序,完成上行子卡功能配置文件的加载,硬件板卡切换为上行子卡功能模式并配置为上行子卡;当该槽位被配置为下行槽位时,交换芯片控制与该下行槽位相连接的硬件板卡配置下行子卡功能加载程序,完成下行子卡功能配置文件的加载,硬件板卡切换为下行子卡功能模式并配置为下行子卡。
根据上述技术特征,硬件板卡能够根据所插接的上行槽位或下行槽位加载对应的上行功能或下行功能。
进一步的,所述扩展主板上设置有处理器;初始时,所述处理器锁定所述各槽位为上行槽位或下行槽位;当上行槽位的硬件板卡无法传输数据时,所述处理器解除所述上行槽位或下行槽位的锁定,选择空闲的下行槽位并将其配置为上行槽位。
进一步的,所述处理器锁定所述各槽位为上行槽位或下行槽位具体过程包括:采用处理器内预设的程序上电后锁定槽位为上行槽位或下行槽位。
进一步的,所述处理器通过外部预设的硬件拨码开关选择是否进行上行槽位或下行槽位的锁定,采用处理器内预设的程序读取硬件拨码开关信息,若硬件拨码开关信息为选择锁定,则采用处理器内预设的程序上电后锁定该槽位为上行槽位或下行槽位;若硬件拨码开关信息为选择不锁定,则采用处理器内预设的程序上电后将该槽位根据预设选择配置为上行槽位或下行槽位。
根据上述技术特征,本发明能够实现两种模式:正常运行的模式1与发生数据传输故障后需要对上行槽位进行再选择的模式2。
本发明第二方面提供了一种PCIE扩展设备子卡自适应选择方法,该方法用于所述的一种PCIE扩展设备,包括以下步骤:
S1、若干硬件板卡插接至扩展主板的若干槽位上,扩展主板上电,所述若干槽位被配置为上行槽位或下行槽位,所述硬件板卡根据所插接的上行槽位或下行槽位配置为上行子卡或下行子卡。
S2、判断插接在上行槽位的硬件板卡是否正常传输数据,若是,硬件板卡运行正常,无需执行槽位功能切换,否则,选择空闲的下行槽位并将其配置为上行槽位。
进一步的,在无需执行槽位功能切换时,所述方法,还包括:处理器锁定当前的上行槽位或下行槽位,锁定的方式为:采用处理器内预设的程序上电后锁定槽位为上行槽位或下行槽位。
进一步的,所述槽位功能切换的具体过程为:处理器解除槽位锁死,选择其余上行槽位,判断更换后的上行槽位后传输数据功能是否正常,若是,正常运行,否则,处理器选择当前空闲的槽位或是选择预设的槽位,配置为上行槽位,交换芯片控制与该槽位插接的硬件板卡配置上行子卡功能加载程序,完成上行子卡功能配置文件的加载,硬件板卡切换为上行子卡功能模式并配置为上行子卡。
根据上述技术特征,本发明通过两级调控实现了子卡的自适应选择,使子卡在PCIE扩展设备中具备上行和下行功能切换能力。
本发明第三方面提供了一种PCIE扩展系统,包括多个所述的PCIE扩展设备,多个所述PCIE扩展设备互连;若其中一个或多个PCIE扩展设备出现插接在其上行槽位的硬件板卡无法传输数据时,则选择变更其空闲的下行槽位为上行槽位,所选槽位上的硬件板卡自动加载上行子卡功能配置文件,由下行子卡变更为上行子卡,所述上行子卡连接至处于正常运行状态的PCIE扩展设备的下一级设备,使发生故障的PCIE设备正常运行。
根据上述技术特征,本发明能够实现多交换系统间的灵活变更组网。
与现有技术相比,本发明技术方案的有益效果是:
本发明提供了一种PCIE扩展设备及子卡自适应选择方法、扩展系统,在扩展设备出现上行槽位的硬件板卡无法传输数据时,选择空闲的下行槽位并将其配置为上行槽位,同时插接于该槽位的硬件板卡自动由下行子卡配置为上行子卡,实现上行槽位的再分配及上下行功能的可切换选择。
附图说明
图1为本发明一种PCIE扩展设备的示意图。
图2为本发明一种实施例中设备运作时上电的示意图。
图3为本发明一种实施例中正常运作的扩展设备的示意图。
图4为本发明一种实施例中更换上下行槽位的示意图。
图5为本发明一种实施例中原上行槽位无法传输数据时变更槽位的示意图。
图6为本发明一种PCIE扩展设备子卡自适应选择方法的流程图。
图7为本发明一种实施例中槽位功能切换的流程图。
图8为本发明一种PCIE扩展系统的示意图。
图9为本发明一种实施例中实现多交换系统间变更组网的示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
实施例1
如图1和图2所示,本发明提供了一种PCIE扩展设备,包括有设置有多个槽位的扩展主板1和插接于槽位上的多个硬件板卡2;所述多个槽位包括被配置为用于上行传输的上行槽位101和被配置为用于下行传输的下行槽位102;当上行槽位101的硬件板卡无法传输数据时,选择空闲的下行槽位102并将其配置为上行槽位101;插接于所述上行槽位101上的硬件板卡自动配置为上行子卡,插接于所述下行槽位102上的硬件板卡自动配置为下行子卡。
需要说明的是,本发明使用的硬件板卡2为带有冗余上行功能的下行板卡,即硬件板卡集成有上行子卡功能模式和下行子卡功能模式。通过实现上行槽位的再分配,能够使整个PCIE扩展系统实现更加多样和灵活的组网方案。
进一步的,所述硬件板卡2上设置有交换芯片3和接口,所述接口用于实现上行数据传输或下行数据传输,并连接至扩展主板的槽位,所述交换芯片3控制所选槽位上插接的硬件板卡2切换上行子卡功能模式或下行子卡功能模式;所述硬件板卡2根据插入的上行槽位101自动加载上行子卡功能配置文件以自动配置为上行子卡,或所述硬件板卡2根据插入的下行槽位102自动加载下行子卡功能配置文件以自动配置为下行子卡。
需要说明的是,本实施例中,下行板卡还可以扩展不同的功能,为槽位设计,可以连接多种、多个下行板卡。即采用常规技术手段进行槽位设计,可以使下行槽位连接不同种类的下行板卡。这种设计可以让使用者根据自己的需求选择不同的下行板卡,从而实现更多的功能。
在一个具体的实施例中,本发明所述硬件板卡2的一端设置有接口,用于插接入扩展主板的上行插槽或下行插槽,还包括有:硬件板卡存储器、硬件板卡处理器、交换芯片3、时钟生成模块、第一时钟切换模块、第二时钟切换模块、Cable接口、槽位地址加密通道;所述交换芯片3、时钟切换模块与硬件板卡处理器电性连接;所述硬件板卡存储器与硬件板卡处理器电性连接;所述接口与交换芯片3互相连接,所述Cable接口与交换芯片3互相连接,所述时钟生成模块分别连接至交换芯片3、第一时钟切换模块和第二时钟切换模块,所述第一时钟切换模块分别与Cable接口和交换芯片3互相连接,所述第二时钟切换模块分别与接口和交换芯片3互相连接;所述硬件板卡存储器中存储有上下行子卡功能配置文件,所述Cable接口用于上联主机或下联外设,所述槽位地址加密通道用于读取扩展主板1的槽位地址并发送至硬件板卡处理器。硬件板卡处理器获取扩展主板1的槽位地址后,对加密的槽位地址进行解码,根据槽位地址配置对应的上行子卡加载程序和下行子卡加载程序,启动对应功能的加载,经过校验后完成上行子卡功能模式或下行子卡功能模式的切换。
进一步的,所述硬件板卡集成有上行子卡功能模式和下行子卡功能模式,所述交换芯片3控制所选槽位上插接的硬件板卡2切换上行子卡功能模式或下行子卡功能模式的具体过程为:当硬件板卡2插接的槽位被配置为上行槽位101时,交换芯片3控制与该槽位相连接的硬件板卡2配置上行子卡功能加载程序,完成上行子卡功能配置文件的加载,硬件板卡切换为上行子卡功能模式并配置为上行子卡;当该槽位被配置为下行槽位102时,交换芯片3控制与该下行槽位102相连接的硬件板卡2配置下行子卡功能加载程序,完成下行子卡功能配置文件的加载,硬件板卡切换为下行子卡功能模式并配置为下行子卡。
根据上述技术特征,硬件板卡2能够根据所插接的上行槽位或下行槽位加载对应的上行功能或下行功能。
需要说明的是,常规设备包含主板、上行板卡、下行板卡,主板完成设备数据交换功能,上行板卡连接服务器等上行设备,下行板卡用来扩展功能。通常上行板卡会固定在上行槽位,不会有其它的功能。而本申请的硬件板卡2能够根据所插接的上行槽位或下行槽位加载对应的上行功能或下行功能,仅需一种类别的板卡即可实现常规上行板卡和下行板卡的功能。
进一步的,所述扩展主板上设置有处理器103;在一个具体的实施例中,插接有硬件板卡2的扩展主板上电后如图2所示,初始时,所述处理器103锁定所述各槽位为上行槽位101或下行槽位102;当上行槽位101的硬件板卡无法传输数据时,所述处理器103解除所述上行槽位101或下行槽位102的锁定,选择空闲的下行槽位102并将其配置为上行槽位101。
进一步的,所述处理器103锁定所述各槽位为上行槽位101或下行槽位102具体过程包括:采用处理器103内预设的程序上电后锁定槽位为上行槽位101或下行槽位102。
进一步的,所述处理器103通过外部预设的硬件拨码开关选择是否进行上行槽位101或下行槽位102的锁定,采用处理器103内预设的程序读取硬件拨码开关信息,若硬件拨码开关信息为选择锁定,则采用处理器103内预设的程序上电后锁定该槽位为上行槽位101或下行槽位102;若硬件拨码开关信息为选择不锁定,则采用处理器103内预设的程序上电后将该槽位根据预设选择配置为上行槽位101或下行槽位102。
本实施例中,扩展主板2的处理器103中预设有程序,在该程序的配置文件中可以指定扩展主板上每个槽位的槽位地址与该槽位的功能之间的对应关系,上述槽位的功能指槽位执行上行传输功能或下行传输功能,即实现配置槽位为上行槽位或下行槽位。配置文件确定后,硬件板卡2上的槽位地址加密通道读取该槽位的槽位地址并发送至硬件板卡处理器,控制插接在该槽位上的硬件板卡2的交换芯片3读取硬件板卡存储器中存储的上行功能配置文件或下行功能配置文件,使硬件板卡2加载上行功能配置文件或下行功能配置文件;从而实现多个槽位包括被配置为用于上行传输的上行槽位101和被配置为用于下行传输的下行槽位102,以及硬件板卡2根据插入的上行槽位101自动加载上行子卡功能配置文件以自动配置为上行子卡、或所述硬件板卡2根据插入的下行槽位102自动加载下行子卡功能配置文件以自动配置为下行子卡。上述选择空闲的下行槽位102并将其配置为上行槽位101,具体为,在配置文件中修改空闲的下行槽位102的槽位地址所对应的功能为上行传输功能。
因此,在一个具体的实施例中,上述处理器103锁定所述各槽位为上行槽位101或下行槽位,具体为锁定处理器103程序的配置文件中每个槽位的槽位地址与该槽位的功能之间的对应关系,使配置文件中的相应内容不可更改。
需要说明的是,根据上述技术特征,本发明能够实现两种模式:正常运行的模式1与发生数据传输故障后需要对上行槽位进行再选择的模式2,其中,式1下,扩展主板上电锁死预设槽位,并固定为上行槽位,当前上行槽位所插接的硬件板卡2可自定义为上行板卡,上行槽位上的硬件板卡2自动加载为上行板卡运行的程序,实现上行功能。当出现上行数据无法传输的情况时,变更为模式2,在模式2下,扩展主板放开上行槽位选择权限,可由预设的软件根据当前系统状况指定当前上行槽位,或手动拨码硬件指定上行槽位,被定义的上行槽位所插硬件板卡2将自动加载上行程序,使扩展主板正常运行。
在一个具体的实施例中,所述当前设备状况包括有:当前系统运行需要指定某一路槽位为上行槽位101或是需要多路槽位为上行槽位101,其中,每一路槽位包括有不同的通道数或不同的速率配置。如图3所示,为正常运行的PCIE扩展设备,当原上行槽位101出现数据无法传输的情况时,能够如图4所示,通过选择空闲下行槽位102变更为上行槽位101,或是如图5所示选择空闲多路空闲下行槽位102变更为上行槽位101,实现上行槽位的再分配。
实施例2
基于上述实施例1,结合图2、图6和图7,本实施例还提供了一种PCIE扩展设备子卡自适应选择方法,该方法用于所述的一种PCIE扩展设备,包括以下步骤:
S1、若干硬件板卡2插接至扩展主板的若干槽位上,扩展主板上电,所述若干槽位被配置为上行槽位101或下行槽位102,所述硬件板卡2根据所插接的上行槽位101或下行槽位102配置为上行子卡或下行子卡。
S2、判断插接在上行槽位101的硬件板卡2是否正常传输数据,若是,硬件板卡2运行正常,无需执行槽位功能切换,否则,选择空闲的下行槽位102并将其配置为上行槽位101,即执行槽位功能切换。
进一步的,在无需执行槽位功能切换时,处理器103锁定当前的上行槽位101或下行槽位102,锁定的方式为:采用处理器103内预设的程序上电后锁定槽位为上行槽位101或下行槽位102。
在一个具体的实施例中,扩展主板上电后,处理器103执行程序加载,采用处理器103内预设的程序直接上电固定锁死槽位,或是使用外部的硬件拨码选择是否锁死,程序读取拨码开关信息后进行程序选择。
进一步的,如图7所示,所述槽位功能切换的具体过程为:S21、处理器103解除槽位锁死,选择其余上行槽位101;S22、判断更换后的上行槽位101后传输数据功能是否正常,若是,正常运行,否则,处理器103选择当前空闲的槽位或是选择预设的槽位,配置为上行槽位101,交换芯片3控制与该槽位插接的硬件板卡2配置上行子卡功能加载程序,完成上行子卡功能配置文件的加载,硬件板卡2切换为下行子卡功能模式并配置为上行子卡。
根据上述技术特征,本发明通过两级调控实现了子卡的自适应选择,使子卡在PCIE扩展设备中具备上行和下行功能切换能力。
实施例3
基于实施例1和实施例2,本实施提供了一种PCIE扩展系统,如图8所示,包括多个所述的PCIE扩展设备,多个所述PCIE扩展设备互连;若其中一个或多个PCIE扩展设备出现插接在其上行槽位101的硬件板卡2无法传输数据时,则如图9所示,某一个PCIE扩展设备的上行槽位101无法传输数据,选择变更其空闲的下行槽位102为上行槽位101,所选槽位上的硬件板卡2自动加载上行子卡功能配置文件,由下行子卡变更为上行子卡,所述上行子卡连接至处于正常运行状态的PCIE扩展设备的下一级设备,使发生故障的PCIE设备正常运行。
需要说明的是,下行板卡上可以具有一个或多个下行槽位,每个下行板卡的下行槽位可以连接不同种类的PCIE硬件板卡,即在PCIE扩展系统,一个下行板卡上可以连接上一级设备。还可以使上行板卡上可以具有一个或多个上行槽位,每个上行板卡的上行槽位可以连接不同种类的PCIE硬件板卡,即在PCIE扩展系统,一个上行板卡上可以连接下一级设备。
在一个具体的实施例中,所述下一级设备或上一级设备包括有:显卡、网络适配器、存储设备、声卡、视频采集卡、扩展设备或其他设备。
需要说明的是,存在多台独立的PCIE扩展设备正常运行状态下,其中一台设备的上行板卡出现故障,可以变更本台设备中一路下行通道为上行通道,连接到另一台正常运行设备的下一级,可以使故障设备的下行通道继续运行。
附图中描述结构位置关系的图标仅用于示例性说明,不能理解为对本发明的限制。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种PCIE扩展设备,其特征在于,包括有设置有多个槽位的扩展主板(1)和插接于槽位上的多个硬件板卡(2);
所述多个槽位包括被配置为用于上行传输的上行槽位(101)和被配置为用于下行传输的下行槽位(102);当上行槽位(101)的硬件板卡无法传输数据时,选择空闲的下行槽位(102)并将其配置为上行槽位(101);
插接于所述上行槽位(101)上的硬件板卡自动配置为上行子卡,插接于所述下行槽位(102)上的硬件板卡自动配置为下行子卡。
2.根据权利要求1所述的一种PCIE扩展设备,其特征在于,所述硬件板卡(2)上设置有交换芯片(3)和接口,所述接口用于实现上行数据传输或下行数据传输,并连接至扩展主板(1)的槽位,所述交换芯片(3)控制所选槽位上插接的硬件板卡(2)切换上行子卡功能模式或下行子卡功能模式;所述硬件板卡(2)根据插入的上行槽位(101)自动加载上行子卡功能配置文件以自动配置为上行子卡,或所述硬件板卡(2)根据插入的下行槽位(102)自动加载下行子卡功能配置文件以自动配置为下行子卡。
3.根据权利要求2所述的一种PCIE扩展设备,其特征在于,所述硬件板卡集成有上行子卡功能模式和下行子卡功能模式,所述交换芯片(3)控制所选槽位上插接的硬件板卡(2)切换上行子卡功能模式或下行子卡功能模式的具体过程为:当硬件板卡插接的槽位被配置为上行槽位时,交换芯片(3)控制与该槽位相连接的硬件板卡(2)配置上行子卡功能加载程序,完成上行子卡功能配置文件的加载,硬件板卡(2)切换为上行子卡功能模式并配置为上行子卡;当该槽位被配置为下行槽位时,交换芯片(3)控制与该下行槽位(102)相连接的硬件板卡(2)配置下行子卡功能加载程序,完成下行子卡功能配置文件的加载,硬件板卡(2)切换为下行子卡功能模式并配置为下行子卡。
4.根据权利要求3所述的一种PCIE扩展设备,其特征在于,所述扩展主板(1)上设置有处理器(103);初始时,所述处理器(103)锁定所述各槽位为上行槽位(101)或下行槽位(102);当上行槽位(101)的硬件板卡无法传输数据时,所述处理器(103)解除所述上行槽位(101)或下行槽位(102)的锁定,选择空闲的下行槽位(102)并将其配置为上行槽位(101)。
5.根据权利要求4所述的一种PCIE扩展设备,其特征在于,所述处理器(103)锁定所述各槽位为上行槽位(101)或下行槽位(102)具体过程包括:采用处理器(103)内预设的程序上电后锁定槽位为上行槽位(101)或下行槽位(102)。
6.根据权利要求5所述的一种PCIE扩展设备,其特征在于,所述处理器(103)通过外部预设的硬件拨码开关选择是否进行上行槽位(101)或下行槽位(102)的锁定,采用处理器(103)内预设的程序读取硬件拨码开关信息,若硬件拨码开关信息为选择锁定,则采用处理器(103)内预设的程序上电后锁定该槽位为上行槽位(101)或下行槽位(102);若硬件拨码开关信息为选择不锁定,则采用处理器(103)内预设的程序上电后将该槽位根据预设选择配置为上行槽位(101)或下行槽位(102)。
7.一种PCIE扩展设备子卡自适应选择方法,该方法用于权利要求1-6任一项所述的一种PCIE扩展设备,其特征在于,所述方法,包括以下步骤:
S1、若干硬件板卡(2)插接至扩展主板(1)的若干槽位上,扩展主板(1)上电,所述若干槽位被配置为上行槽位(101)或下行槽位(102),所述硬件板卡(2)根据所插接的上行槽位(101)或下行槽位(102)配置为上行子卡或下行子卡;
S2、判断插接在上行槽位(101)的硬件板卡(2)是否正常传输数据,若是,硬件板卡(2)运行正常,无需执行槽位功能切换,否则,选择空闲的下行槽位(102)并将其配置为上行槽位(101)。
8.根据权利要求7所述的一种PCIE扩展设备子卡自适应选择方法,其特征在于,在无需执行槽位功能切换时,所述方法,还包括:
处理器(103)锁定当前的上行槽位(101)或下行槽位(102);
锁定的方式为:采用处理器(103)内预设的程序上电后锁定槽位为上行槽位(101)或下行槽位(102)。
9.根据权利要求7所述的一种PCIE扩展设备子卡自适应选择方法,其特征在于,所述槽位功能切换的具体过程为:
处理器(103)解除槽位锁死,选择其余上行槽位(101),判断更换后的上行槽位(101)的传输数据功能是否正常;
若是,正常运行;否则,处理器(103)选择当前空闲的槽位或是选择预设的槽位,配置为上行槽位(101),交换芯片(3)控制与该槽位插接的硬件板卡(2)配置上行子卡功能加载程序,完成上行子卡功能配置文件的加载,硬件板卡(2)切换为上行子卡功能模式并配置为上行子卡。
10.一种PCIE扩展系统,包括多个如权利要求1-6中任一项所述的PCIE扩展设备,其特征在于,多个所述PCIE扩展设备互连;若其中一个或多个PCIE扩展设备出现插接在其上行槽位(101)的硬件板卡(2)无法传输数据时,则选择变更其空闲的下行槽位(102)为上行槽位(101),所选槽位上的硬件板卡(2)自动加载上行子卡功能配置文件,由下行子卡变更为上行子卡,所述上行子卡连接至处于正常运行状态的PCIE扩展设备的下一级设备,使发生故障的PCIE设备正常运行。
CN202311282144.6A 2023-09-28 2023-09-28 Pcie扩展设备及子卡自适应选择方法、扩展系统 Pending CN117349217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311282144.6A CN117349217A (zh) 2023-09-28 2023-09-28 Pcie扩展设备及子卡自适应选择方法、扩展系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311282144.6A CN117349217A (zh) 2023-09-28 2023-09-28 Pcie扩展设备及子卡自适应选择方法、扩展系统

Publications (1)

Publication Number Publication Date
CN117349217A true CN117349217A (zh) 2024-01-05

Family

ID=89370405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311282144.6A Pending CN117349217A (zh) 2023-09-28 2023-09-28 Pcie扩展设备及子卡自适应选择方法、扩展系统

Country Status (1)

Country Link
CN (1) CN117349217A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074371A (ja) * 2004-09-01 2006-03-16 Nippon Telegr & Teleph Corp <Ntt> 故障時復旧方法、冗長化構成方法、パケット処理装置
CN109766303A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种芯片上行端口自动切换的装置和切换方法
CN112217661A (zh) * 2019-07-12 2021-01-12 华为技术有限公司 一种端口模式自适应的方法及装置
CN114253897A (zh) * 2021-12-16 2022-03-29 苏州浪潮智能科技有限公司 一种系统PCIe拓扑动态切换系统与方法
CN115421574A (zh) * 2022-11-03 2022-12-02 无锡芯光互连技术研究院有限公司 一种pcie扩展设备、硬件板卡及其加载方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074371A (ja) * 2004-09-01 2006-03-16 Nippon Telegr & Teleph Corp <Ntt> 故障時復旧方法、冗長化構成方法、パケット処理装置
CN109766303A (zh) * 2019-01-15 2019-05-17 郑州云海信息技术有限公司 一种芯片上行端口自动切换的装置和切换方法
CN112217661A (zh) * 2019-07-12 2021-01-12 华为技术有限公司 一种端口模式自适应的方法及装置
CN114253897A (zh) * 2021-12-16 2022-03-29 苏州浪潮智能科技有限公司 一种系统PCIe拓扑动态切换系统与方法
CN115421574A (zh) * 2022-11-03 2022-12-02 无锡芯光互连技术研究院有限公司 一种pcie扩展设备、硬件板卡及其加载方法

Similar Documents

Publication Publication Date Title
US6882082B2 (en) Memory repeater
US6934785B2 (en) High speed interface with looped bus
US20090164724A1 (en) System and control method for hot swapping of memory modules configured in a ring bus
US20080189384A1 (en) Dual porting serial advanced technology attachment disk drives for fault tolerant applications
KR101636456B1 (ko) 복수의 모뎀을 구비한 이동통신 단말기에서 심카드 지원 방법 및 장치
CN116450549A (zh) 安全数字卡的方法、闪存控制器以及电子装置
CN112667066B (zh) 一种扩展硬盘存储容量的方法、系统及介质
CN110287151A (zh) 分布式存储系统、数据写入方法、装置和存储介质
CN102870374B (zh) 负荷分担方法及装置、单板
CN115421574B (zh) 一种pcie扩展设备、硬件板卡及其加载方法
CN113220614A (zh) 一种自适应管理i2c和i3c设备的方法、系统及介质
JP4956143B2 (ja) 半導体メモリカード、ホスト装置、及びデータ転送方法
WO2014023247A1 (zh) 嵌入式设备和基于该设备进行数据通信的控制方法
CN111858459B (zh) 处理器及计算机
CN117349217A (zh) Pcie扩展设备及子卡自适应选择方法、扩展系统
US6801973B2 (en) Hot swap circuit module
US20060041703A1 (en) Computer systems with multiple system configurations
CN113867787A (zh) 一种服务器网卡之间的切换系统和方法
CN109815169A (zh) 一种存储设备及其存储链路自适应的方法
CN112069108A (zh) 一种基于PCIE Switch的服务器灵活配置系统及方法
KR100195064B1 (ko) 데이타 통신망 정합장치
KR200420506Y1 (ko) 이동형 저장장치에 대한 보안 기능을 갖는 네트워크 전환장치 및 상기 네트워크 전환 장치에 의한 보안 컴퓨터시스템
CN111258763A (zh) 一种服务器系统及服务器系统的控制方法和装置
CN213659433U (zh) 计算设备
JP6996757B2 (ja) カード、システム、カードが実行する制御方法及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination