CN115421574B - 一种pcie扩展设备、硬件板卡及其加载方法 - Google Patents

一种pcie扩展设备、硬件板卡及其加载方法 Download PDF

Info

Publication number
CN115421574B
CN115421574B CN202211366717.9A CN202211366717A CN115421574B CN 115421574 B CN115421574 B CN 115421574B CN 202211366717 A CN202211366717 A CN 202211366717A CN 115421574 B CN115421574 B CN 115421574B
Authority
CN
China
Prior art keywords
slot
pcie
card
expansion
uplink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211366717.9A
Other languages
English (en)
Other versions
CN115421574A (zh
Inventor
李妍
郝沁汾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Original Assignee
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Core Optical Interconnect Technology Research Institute Co ltd filed Critical Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority to CN202211366717.9A priority Critical patent/CN115421574B/zh
Publication of CN115421574A publication Critical patent/CN115421574A/zh
Application granted granted Critical
Publication of CN115421574B publication Critical patent/CN115421574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185—Mounting of expansion boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种PCIE扩展设备、硬件板卡及其加载方法，包括：扩展主板、硬件板卡；所述硬件板卡集成了若干个不同规格的上行子卡与下行子卡功能，所述扩展主板上开设有上行插槽和下行插槽，且为每一个插槽槽位预留了当前槽位的地址信息；所述硬件板卡插接入扩展主板的上行插槽或下行插槽，所述硬件板卡读取插接入扩展主板插槽的地址信息，根据地址信息确认该插槽需要提供的上行或下行功能，启动对应功能的加载，经过校验后完成配置加载。本方法与传统PCIE配置技术相比，硬件板卡通过读取扩展主板的插槽地址信息确认需要提供的功能，并执行对应功能的配置加载过程，实现了将多类不同配置集成在同一个硬件上，优化生产和备货过程。

Description

一种PCIE扩展设备、硬件板卡及其加载方法
技术领域
本发明涉及PCIE配置领域，更具体地，涉及一种PCIE扩展设备、硬件板卡及其加载方法。
背景技术
PCIE是一种高速串行计算机扩展总线标准，属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽。PCIE扩展设备上下行总线需要连接不同的扩展卡，分别完成上行host卡功能和下行target卡功能，同时一台扩展设备中可能包含不同规格的系统通道数的host和target卡。
基于以上的设备可能存在的多种配置，在生产和维修过程中，需要备货多种类型的子卡，生产材料和成品的备货种类繁多，库存难以合理掌控，制造成本难以把握。
现有技术中公开了一种用于一体化管理的PCIE交换装置，该装置包括：一个PCIE交换机、一个host模块和多个target模块，上述模块通过PCIE总线连接，host模块接受上位机命令后将命令通过PCIE交换机按需分发给各个target模块启动其命令响应。该装置的缺陷是，不能自适配的使用多类不同配置的host卡功能或target卡功能。
为此，结合以上需求和现有技术中需要备货多种类型的子卡、设备不能自适配的使用多类不同配置子卡功能的缺陷，本申请提出了一种PCIE扩展设备、硬件板卡及其加载方法。
发明内容
本发明提供了一种PCIE扩展设备、硬件板卡及其加载方法，将不同系统通道数的上下行子卡功能集成在硬件板卡上，该硬件板卡能够自适应的完成配置加载，优化生产和备货的需求。
本发明的首要目的是为解决上述技术问题，本发明的技术方案如下：
本发明第一方面提供了一种PCIE扩展设备，本设备包括有：扩展主板、硬件板卡；所述硬件板卡集成了若干个不同规格的上行子卡功能与若干个不同规格的下行子卡功能，所述扩展主板上开设有上行插槽和下行插槽，且为每一个插槽槽位预留了当前槽位的地址信息；所述硬件板卡能够根据其所插接入的上行插槽或下行插槽的槽位的地址信息提供相应的上行子卡功能或下行子卡功能。
其中，所述上行子卡为host卡，所述下行子卡为target卡。
进一步的，所述扩展主板上还设置有加密模块，在硬件板卡采集插接入扩展主板插槽的地址信息时，同时向加密模块发送解密申请，若该申请通过了加密模块的校验，则扩展主板正常执行后续步骤，否则不予执行。
其中，在扩展主板上设置加密模块、是用于加强PCIE扩展设备的安全性和稳定性。
本发明第二方面提供了一种硬件板卡，包括有：存储器和处理器；所述存储器中存储有多种上行子卡或下行子卡的配置程序；所述硬件板卡的一端设置有槽位插接口，用于插接入扩展主板的上行插槽或下行插槽；所述处理器读取插入插槽的地址信息，根据地址信息确认该插槽需要提供的上行或下行功能，启动对应功能的加载，经过校验后完成上行子卡功能或下行子卡功能的加载。
进一步的，所述硬件板卡还包括有：PCIE交换芯片、时钟生成模块、第一时钟切换模块、第二时钟切换模块、Cable接口、PCIE插槽接口、槽位地址加密通道；所述PCIE交换芯片、时钟切换模块与处理器电性连接；所述PCIE插槽接口与PCIE交换芯片互相连接，所述Cable接口与PCIE交换芯片互相连接，所述时钟生成模块分别连接至PCIE交换芯片、第一时钟切换模块和第二时钟切换模块，所述第一时钟切换模块分别与Cable接口和PCIE交换芯片互相连接，所述第二时钟切换模块分别与PCIE插槽接口和PCIE交换芯片互相连接；所述PCIE插槽接口用于连接扩展主板，所述Cable接口用于上联主机或下联外设，所述槽位地址加密通道用于读取扩展主板的槽位地址并发送至处理器，所述PCIE交换芯片用于交换上行和下行的数据。
其中，在硬件板卡上设置槽位地址加密通道是用于加强PCIE扩展设备的安全性和稳定性。
进一步的，所述存储器包括有不同规格系统通道数的上行子卡加载程序和下行子卡加载程序，以及储存有对应通道数的预设配置。
其中，所述预设配置包括上行子卡和下行子卡的配置及多种不同规格的系统通道数配置。
进一步的，所述处理器获取扩展主板的槽位地址后，对加密的槽位地址进行解码，根据槽位地址配置对应系统通道数的上行子卡加载程序和下行子卡加载程序，设定PCIE交换芯片的配置信息，并设定时钟模块的工作模式。
进一步的，所述PCIE交换芯片根据槽位使用的通道数确定交换模式，具体为：当使用上行子卡模式时选择Cable接口作为上行接口的通道，PCIE插槽接口作为下行接口的通道；当使用下行子卡模式时选择PCIE插槽接口作为上行接口的通道，Cable接口作为下行接口的通道。
进一步的，所述时钟模块根据当前上行子卡和下行子卡的配置情况确定工作模式；其中，所述时钟生成模块包括有：独立的自振时钟、根据加载上行子卡和下行子卡时区别方向的跟随时钟；所述时钟生成模块的工作模式为：当加载上行子卡配置时，PCIE交换芯片的业务时钟来源于Cable接口，并下传至PCIE插槽接口；当加载下行子卡配置时，PCIE交换芯片的业务时钟来源于PCIE插槽接口，并上传至Cable接口。
本发明第三方面提供了一种PCIE扩展设备硬件板卡加载方法，该方法用于将所述的一种硬件板卡加载至所述的一种PCIE扩展设备，该方法包括以下步骤：
S1、硬件板卡插入扩展主板上行插槽或下行插槽，硬件板卡读取当前插入槽位的地址信息。
S2、硬件板卡向扩展主板发出解密申请，扩展主板执行对硬件板卡信息的验证，验证通过则执行并完成对应槽位地址配置的加载过程。
S3、硬件板卡选择上行子卡或下行子卡的系统通道数并完成配置加载过程。
进一步的，步骤S1中所述加载对应槽位地址的配置的过程具体为：硬件板卡获取扩展主板的加密槽位地址信息，并加载存储器中储存的对应系统通道数的预设配置，经过解密校验后根据预设配置设定PCIE交换芯片的配置信息与时钟生成模块的工作模式。
与现有技术相比，本发明技术方案的有益效果是：
本发明提供了一种PCIE扩展设备、硬件板卡及其加载方法，硬件板卡通过读取扩展主板的插槽地址信息确认需要提供的功能，并执行对应功能的配置加载过程，实现了将多类不同配置集成在同一个硬件上，优化生产和备货过程。
附图说明
图1为本发明一种PCIE扩展设备和硬件板卡的结构示意图。
图2为本发明中硬件板卡的结构框图。
图3为本发明一种PCIE扩展设备硬件板卡加载方法的流程图。
图4为本发明一种实施例中加载硬件板卡的过程图。
图5为本发明一种实施例中加载预设配置的过程图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
实施例1
如图1所示，本发明提供了一种PCIE扩展设备，本设备包括有：扩展主板1、硬件板卡2；所述硬件板卡2集成了若干个不同规格的上行子卡功能与若干个不同规格的下行子卡功能，所述扩展主板1上开设有上行插槽101和下行插槽102，且为每一个插槽槽位预留了当前槽位的地址信息；所述硬件板卡2能够根据其所插接入的上行插槽101或下行插槽102的槽位的地址信息提供相应的上行子卡功能或下行子卡功能。
进一步的，所述扩展主板1上还设置有加密模块，在硬件板卡2采集插接入扩展主板插槽的地址信息时，同时向加密模块发送解密申请，若该申请通过了加密模块的校验，则扩展主板1正常执行后续步骤，否则不予执行。
其中，在扩展主板1上设置加密模块、是用于加强PCIE扩展设备的安全性和稳定性。
如图1和图2所示，本发明还提供了一种硬件板卡2，包括有：存储器201和处理器202；所述存储器201中存储有多种上行子卡或下行子卡的配置程序；所述硬件板卡的一端设置有槽位插接口203，用于插接入扩展主板的上行插槽101或下行插槽102；所述处理器202读取插入插槽的地址信息，根据地址信息确认该插槽需要提供的上行或下行功能，启动对应功能的加载，经过校验后完成上行子卡功能或下行子卡功能的加载。
进一步的，所述硬件板卡2还包括有：PCIE交换芯片、时钟生成模块、第一时钟切换模块、第二时钟切换模块、Cable接口、PCIE插槽接口、槽位地址加密通道；所述PCIE交换芯片、时钟切换模块与处理器电性连接；所述存储器201与处理器202电性连接，所述PCIE插槽接口与PCIE交换芯片互相连接，所述Cable接口与PCIE交换芯片互相连接，所述时钟生成模块分别连接至PCIE交换芯片、第一时钟切换模块和第二时钟切换模块，所述第一时钟切换模块分别与Cable接口和PCIE交换芯片互相连接，所述第二时钟切换模块分别与PCIE插槽接口和PCIE交换芯片互相连接；所述PCIE插槽接口用于连接扩展主板，所述Cable接口用于上联主机或下联外设，所述槽位地址加密通道用于读取扩展主板的槽位地址并发送至处理器，所述PCIE交换芯片用于交换上行和下行的数据。
其中，在硬件板卡上设置槽位地址加密通道是用于加强PCIE扩展设备的安全性和稳定性。
进一步的，所述存储器包括有不同规格系统通道数的上行子卡加载程序和下行子卡加载程序，以及储存有对应通道数的预设配置。
其中，所述预设配置包括上行子卡和下行子卡的配置及多种不同规格的系统通道数配置。
在一个具体的实施例中，所述系统通道数可为Lane x1、x2、x4、x8、x16。
进一步的，所述处理器202获取扩展主板的槽位地址后，对加密的槽位地址进行解码，根据槽位地址配置对应系统通道数的上行子卡加载程序和下行子卡加载程序，设定PCIE交换芯片的配置信息，并设定时钟生成模块的工作模式。
进一步的，所述PCIE交换芯片根据槽位使用的通道数确定交换模式，具体为：当使用上行子卡模式时选择Cable接口作为上行接口的通道，PCIE插槽接口作为下行接口的通道；当使用下行子卡模式时选择PCIE插槽接口作为上行接口的通道，Cable接口作为下行接口的通道。
进一步的，所述时钟模块根据当前上行子卡和下行子卡的配置情况确定工作模式；其中，时钟生成模块包括有：独立的自振时钟、根据加载上行子卡和下行子卡时区别方向的跟随时钟；所述时钟生成模块的工作模式为：当加载上行子卡配置时，PCIE交换芯片的业务时钟来源于Cable接口，并下传至PCIE插槽接口；当加载下行子卡配置时，PCIE交换芯片的业务时钟来源于PCIE插槽接口，并上传至Cable接口。
在一个具体的实施例中，如图2所示，所述硬件板卡具体包括：PCIE插槽接口，所述PCIE插槽接口用于连接PCIE扩展主板；Cable接口，所述Cable接口在使用host卡功能时用于上联主机，在使用target卡功能时用于下联外设；CPU或FPGA模块，即处理器，所述CPU或FPGA模块用于读取槽位地址并解码后，加载预设的配置，设定时钟方向和PCIE交换芯片的配置信息；PCIE交换芯片，所述PCIE交换芯片用于负责连接交换上行和下行的数据；Clock-Gen模块即时钟生成模块，用于生成独立的自振时钟，以及根据加载上行子卡和下行子卡时区别方向的跟随时钟；Clk-SW模块即时钟切换模块，用于根据CPU或FPGA模块的配置信息选择当前的时钟工作模式，其中第一时钟切换模块连接Cable接口和PCIE交换芯片，第二时钟切换模块连接PCIE插槽接口和PCIE交换芯片；Flash闪存模块，即存储器，所述Flash闪存模块与CPU或FPGA模块电性连接，所述Flash闪存模块存储有对应系统通道数的预设配置。
其中，所述PCIE交换芯片根据当前硬件板卡的模式和连接通道数配置来确定本板卡的交换模式，当前板卡槽位使用哪种通道数，本板就将此交换芯片配置为此通道数，其中使用host卡功能则配置连接Cable接口的通道为上行接口，连接PCIE插槽接口的通道为下行接口；使用target卡功能则配置连接Cable接口的通道为下行接口，连接PCIE插槽接口的通道为上行接口。
实施例2
如图3所示，本发明还提供了一种PCIE扩展设备硬件板卡加载方法，该方法用于将所述的一种硬件板卡加载至所述的一种PCIE扩展设备，该方法包括以下步骤：
S1、硬件板卡插入扩展主板上行插槽或下行插槽，硬件板卡读取当前插入槽位的地址信息。
S2、硬件板卡向扩展主板发出解密申请，扩展主板执行对硬件板卡信息的验证，验证通过则执行并完成对应槽位地址配置的加载过程。
S3、硬件板卡选择上行子卡或下行子卡的系统通道数并完成配置加载过程。
进一步的，步骤S1中所述加载对应槽位地址的配置的过程具体为：硬件板卡获取扩展主板的加密槽位地址信息，并加载存储器中储存的对应系统通道数的预设配置，经过解密校验后根据预设配置设定PCIE交换芯片的配置信息与时钟生成模块的工作模式。
实施例3
基于上述实施例1和实施例2，结合图4-图5，本实施例详细阐述硬件板卡加载子卡配置的过程和加载预设配置的过程。
在一个具体的实施例中，如图4所示，硬件板卡插接入系统后，硬件板卡的处理器读取当前插入扩展主板的槽位地址，解密槽位地址后确认该槽位需要提供的功能，并从存储器中加载预设的配置，同时处理器向扩展主板发送加密验证指令，该指令经扩展主板加密模块校验通过后完成当前槽位预设配置的加载，处理器根据该预设配置完成PCIE交换芯片的配置和时钟生成模块工作状态的配置。
所述加载预设配置的过程如图5所示，Flash闪存模块即存储器中对应系统通道数的预设配置经加密后被CPU或FPGA模块即处理器读取，解密后根据预设的配置设置PCIE交换芯片的配置和时钟生成模块工作状态的配置。
附图中描述结构位置关系的图标仅用于示例性说明，不能理解为对本专利的限制。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种PCIE扩展设备，其特征在于，包括有：扩展主板、硬件板卡；所述硬件板卡包括有存储器和处理器，所述扩展主板上开设有上行插槽和下行插槽，且为每一个插槽槽位预留了当前槽位的地址信息；所述存储器中存储有多种上行子卡或下行子卡的配置程序；所述硬件板卡的一端设置有槽位插接口，用于插接入扩展主板的上行插槽或下行插槽；所述处理器读取插入插槽的地址信息，根据地址信息确认该插槽需要提供的上行或下行功能，根据槽位地址信息配置对应的上行子卡加载程序和下行子卡加载程序，启动对应功能的加载，经过校验后完成上行子卡功能或下行子卡功能的加载。
2.根据权利要求1所述的一种PCIE扩展设备，其特征在于，所述扩展主板上还设置有加密模块，在硬件板卡采集插接入扩展主板插槽的地址信息时，同时向加密模块发送解密申请，若该申请通过了加密模块的校验，则扩展主板正常执行后续步骤，否则不予执行。
3.根据权利要求1所述的一种PCIE扩展设备，其特征在于，所述硬件板卡还包括有：PCIE交换芯片、时钟生成模块、第一时钟切换模块、第二时钟切换模块、Cable接口、PCIE插槽接口、槽位地址加密通道；所述PCIE交换芯片、时钟切换模块与处理器电性连接；所述存储器与处理器电性连接；所述PCIE插槽接口与PCIE交换芯片互相连接，所述Cable接口与PCIE交换芯片互相连接，所述时钟生成模块分别连接至PCIE交换芯片、第一时钟切换模块和第二时钟切换模块，所述第一时钟切换模块分别与Cable接口和PCIE交换芯片互相连接，所述第二时钟切换模块分别与PCIE插槽接口和PCIE交换芯片互相连接；所述PCIE插槽接口用于连接扩展主板，所述Cable接口用于上联主机或下联外设，所述槽位地址加密通道用于读取扩展主板的槽位地址并发送至处理器，所述PCIE交换芯片用于交换上行和下行的数据。
4.根据权利要求3所述的一种PCIE扩展设备，其特征在于，所述存储器包括有不同规格系统通道数的上行子卡加载程序和下行子卡加载程序，以及储存有对应通道数的预设配置。
5.根据权利要求4所述的一种PCIE扩展设备，其特征在于，所述处理器获取扩展主板的槽位地址后，对加密的槽位地址进行解码，根据槽位地址配置对应系统通道数的上行子卡加载程序和下行子卡加载程序，设定PCIE交换芯片的配置信息，并设定时钟模块的工作模式。
6.根据权利要求5所述的一种PCIE扩展设备，其特征在于，所述PCIE交换芯片根据槽位使用的通道数确定交换模式，具体为：当使用上行子卡模式时选择Cable接口作为上行接口的通道，PCIE插槽接口作为下行接口的通道；当使用下行子卡模式时选择PCIE插槽接口作为上行接口的通道，Cable接口作为下行接口的通道。
7.根据权利要求6所述的一种PCIE扩展设备，其特征在于，所述时钟模块根据当前上行子卡和下行子卡的配置情况确定工作模式；其中，所述时钟生成模块包括有：独立的自振时钟、根据加载上行子卡和下行子卡时区别方向的跟随时钟；所述时钟生成模块的工作模式为：当加载上行子卡配置时，PCIE交换芯片的业务时钟来源于Cable接口，并下传至PCIE插槽接口；当加载下行子卡配置时，PCIE交换芯片的业务时钟来源于PCIE插槽接口，并上传至Cable接口。
8.一种PCIE扩展设备硬件板卡加载方法，该方法用于权利要求1-7任一项所述的一种PCIE扩展设备，其特征在于，包括以下步骤：
S1、硬件板卡插入扩展主板上行插槽或下行插槽，硬件板卡读取当前插入槽位的地址信息；
S2、硬件板卡向扩展主板发出解密申请，扩展主板执行对硬件板卡信息的验证，验证通过则执行并完成对应槽位地址配置的加载过程；
S3、硬件板卡选择上行子卡或下行子卡的系统通道数并完成配置加载过程。
9.根据权利要求8所述的一种PCIE扩展设备硬件板卡加载方法，其特征在于，步骤S1中所述加载对应槽位地址的配置的过程具体为：硬件板卡获取扩展主板的加密槽位地址信息，并加载存储器中储存的对应系统通道数的预设配置，经过解密校验后根据预设配置设定PCIE交换芯片的配置信息与时钟生成模块的工作模式。
CN202211366717.9A 2022-11-03 2022-11-03 一种pcie扩展设备、硬件板卡及其加载方法 Active CN115421574B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211366717.9A CN115421574B (zh) 2022-11-03 2022-11-03 一种pcie扩展设备、硬件板卡及其加载方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211366717.9A CN115421574B (zh) 2022-11-03 2022-11-03 一种pcie扩展设备、硬件板卡及其加载方法

Publications (2)

Publication Number Publication Date
CN115421574A CN115421574A (zh) 2022-12-02
CN115421574B true CN115421574B (zh) 2023-03-10

Family

ID=84207669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211366717.9A Active CN115421574B (zh) 2022-11-03 2022-11-03 一种pcie扩展设备、硬件板卡及其加载方法

Country Status (1)

Country Link
CN (1) CN115421574B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117349217A (zh) * 2023-09-28 2024-01-05 无锡芯光互连技术研究院有限公司 Pcie扩展设备及子卡自适应选择方法、扩展系统
CN117591457B (zh) * 2024-01-17 2024-04-19 苏州元脑智能科技有限公司 Pcie扩展盒、服务器、控制数据传输的方法、装置及产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105354162A (zh) * 2015-11-02 2016-02-24 烽火通信科技股份有限公司 基于Linux实现PCIE设备热插拔的方法及装置
CN106569557A (zh) * 2016-11-01 2017-04-19 深圳市亿威尔信息技术股份有限公司 一种板卡Bypass智能控制系统及方法
CN113886311A (zh) * 2020-07-02 2022-01-04 许继集团有限公司 一种按槽位进行固定pcie总线地址分配的方法及装置
CN114116544A (zh) * 2020-08-31 2022-03-01 北京达佳互联信息技术有限公司 插槽信息的获取方法、装置、设备及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105354162A (zh) * 2015-11-02 2016-02-24 烽火通信科技股份有限公司 基于Linux实现PCIE设备热插拔的方法及装置
CN106569557A (zh) * 2016-11-01 2017-04-19 深圳市亿威尔信息技术股份有限公司 一种板卡Bypass智能控制系统及方法
CN113886311A (zh) * 2020-07-02 2022-01-04 许继集团有限公司 一种按槽位进行固定pcie总线地址分配的方法及装置
CN114116544A (zh) * 2020-08-31 2022-03-01 北京达佳互联信息技术有限公司 插槽信息的获取方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN115421574A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN115421574B (zh) 一种pcie扩展设备、硬件板卡及其加载方法
US6978335B2 (en) Smart card virtual hub
US7739449B2 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
FI93585B (fi) Ohjelmoitava optionvalinta
JP3128932U (ja) Ｃｐｕカード及びコンピュータ
US8082374B2 (en) Information processing apparatus, information processing system, method of processing information, and computer program
CN101140556A (zh) 用可编程器件实现访问多个i2c从器件的方法及装置
EP2336943B1 (en) Ic chip, information processing device, software module control method, information processing system, method, and program
CN111816627B (zh) 一种存储封装芯片及其引脚复用方法
US8909818B2 (en) Method for shortening enumeration of tightly coupled USB device
JP4588427B2 (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
CN110896372A (zh) 一种i2c链路切换方法、终端及存储介质
JP2010176582A (ja) Ｉｃチップ及びｉｃカード及び発行装置及び発行方法及び発行システム
CN102043741B (zh) 用于管道仲裁的电路和方法
CN101599050A (zh) 可适配的pci-e控制器核及其方法
JP5500332B2 (ja) Ｉｃチップ、情報処理装置、ソフトウェアモジュール制御方法、情報処理システムおよび方法、並びにプログラム
CN216250003U (zh) 一种闪存测试板及测试装置
CN214751393U (zh) 微控制器和计算系统
CN112069108A (zh) 一种基于PCIE Switch的服务器灵活配置系统及方法
CN114238194A (zh) Usb组合设备和枚举方法
JP2009129402A (ja) Ｉｃカード用半導体装置、ｉｃカード、及びｉｃカード用端末装置
TWI446171B (zh) 用於異質性主記憶體具有可程式化記憶體控制的系統，方法及裝置
JP2005293362A (ja) データキャリア及びデータキャリアのプログラム
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN216014148U (zh) 一种服务器和服务器背板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant