KR100288752B1 - 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 - Google Patents
가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 Download PDFInfo
- Publication number
- KR100288752B1 KR100288752B1 KR1019980039479A KR19980039479A KR100288752B1 KR 100288752 B1 KR100288752 B1 KR 100288752B1 KR 1019980039479 A KR1019980039479 A KR 1019980039479A KR 19980039479 A KR19980039479 A KR 19980039479A KR 100288752 B1 KR100288752 B1 KR 100288752B1
- Authority
- KR
- South Korea
- Prior art keywords
- subscriber
- board
- data
- control interface
- line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/005—Interface circuits for subscriber lines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치에 관한 것이다.
나. 발명이 해결하고자 하는 기술적 과제
가입자 보드와 가입자 제어 인터페이스 보드간을 연결하는 라인의 사용율을 극대화시킨다.
다. 발명의 해결방법의 요지
동기신호가 제1상태일 때에는 라인을 통해 제어 데이타를 송신하고, 제2상태일 때에는 상기 라인을 통해 데이타를 송신하거나 수신하는 가입자 제어 인터페이스 보드와, 상기 동기신호가 제1상태일 때에는 상기 라인을 통해 제어 데이타를 수신하고, 제2상태일 때에는 상기 라인을 통해 데이타를 송신하거나 수신하는 가입자 보드를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
본 발명은 교환기에 사용된다.
Description
본 발명은 교환기에 관한 것으로, 특히 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치에 관한 것이다.
통상적으로 교환기의 가입자 제어 인터페이스 보드는 가입자 보드를 제어하거나, 가입자 보드의 데이타를 읽어가기 위하여 정합되어 있다.
종래의 교환기의 가입자 보드와 가입자 제어 인터페이스 보드간의 정합상태를 도시한 도 1과 그에 따른 타이밍도인 도 2를 참조하여 종래의 가입자 보드와 가입자 제어 인터페이스 보드간 정합장치를 설명한다.
가입자 제어 인터페이스 보드(100)와 다수의 가입자 보드(102)는 제1 내지 제6라인으로 연결된다. 상기 가입자 제어 인터페이스 보드(100)는 제1라인을 통해 가입자회로 제어클럭인 1.25[MHz]의 PCLK를 가입자 보드(102)에 제공하고, 제2라인을 통해 상기 PCLK의 동기신호인 SFS를 가입자 보드(102)에 제공하고, 제3라인을 통해 어드레스인 SCONA를 가입자 보드(102)에 제공하고, 제4라인을 통해 제어데이타인 어드레스 데이타인 SCONB를 가입자 보드(102)에 제공하고, 제5라인을 통해 제어 데이타 등을 가입자 보드(102)에 제공한다. 그리고 가입자 보드(102)는 제6라인을 통해 가입자 데이타를 가입자 제어 인터페이스 보드(100)에 제공한다.
상기 가입자 제어 인터페이스 보드(100)는 SFS가 로우일 때에 어드레스 데이타인 SCONA, SCONB를 가입자 보드(102)에 송신하고, SFS가 하이일 때에 가입자 제어 데이타를 가입자 보드(102)에 송신한다. 그리고 가입자 보드(102)는 SFS가 하이일 때에 가입자 데이타를 가입자 제어 인터페이스 보드(100)에 제공한다.
상기 어드레스 데이타인 SCONA, SCONB는 가입자 보드(102) 및 가입자 회로를 선택하기 위한 어드레스 및 가입자 회로의 동작 모드를 선택하기 위한 어드레스로 구성된다. 상기 SCONA, SCONB는 T0, T1, B5, B6, B7, B8, A0, A1, A2, A3, A4, BR로 구성된다. 상기 T0, T1은 모드 선택 어드레스로서, 상기 T0, T1이 나타내는 기능 모드를 나타낸 것이 표 1이다.
| T1 | T0 | 모드 | |
| 0 | 0 | 0 | 가입자 루프백/식별 데이타 읽기 |
| 0 | 1 | 1 | 훅크 온/오프 검출 |
| 1 | 0 | 2 | 가입자 제어 데이타 쓰기 |
| 1 | 1 | 3 | COMBO II FOCL 데이타 리드 |
상기 표 1에 나타낸 바와 같이 T0, T1은 가입자 루프백/식별 데이타 읽기 및 훅크 온/오프 검출 등의 가입자 회로의 동작 모드를 나타낸다. 그리고 상기 B5, B6, B7, B8은 가입자 보드 선택 어드레스로서 0∼15까지의 16개의 가입자 보드중 어느 하나를 선택하기 위한 데이타를 나타낸다. 그리고 상기 A0, A1, A2, A3, A4는 선택된 가입자 보드내에 있는 32개의 가입자 회로중 어느 한 가입자회로를 선택하기 위한 데이타를 나타낸다. 그리고 상기 BR은 선택된 가입자 보드내의 모든 가입자 회로에 동일한 제어 데이타를 쓰고자 할 때에 1로 셋트된다.
상술한 바와 같이 종래에는 가입자 제어 인터페이스 보드(100)와 가입자 보드(102)간의 SCONA, SCONB와 DOUT, DIN을 송수신하기 위한 라인이 각각 구비되었다. 상기 SCONA, SCONB은 SFS가 로우일 때에만 송수신되고, DOUT, DIN는 SFS가 하이일 때에만 송수신된다. 이에따라 SFS가 하이일 때 SCONA, SCONB를 송수신하기 위한 라인은 사용되지 않고, SFS가 로우일 때에 DOUT, DIN를 송수신하기 위한 라인은 사용되지 않는다.
상술한 바와 같이 종래에는 가입자 제어 인터페이스 보드와 가입자 보드간의 어드레스와 데이타 송수신을 위한 라인이 각각 구비되었으나, 어드레스 송수신시에는 데이타 송수신이 이루어지지 않고, 데이타 송수신시에는 어드레스 송수신이 이루어지지 않았다. 이에따라 어드레스 송수신시에는 데이타 송수신을 위한 라인이 사용되지 않고, 데이타 송수신시에는 어드레스 송수신을 위한 라인이 사용되지 않아 라인이 비효율적으로 사용되는 곤란한 점이 있었다.
따라서 본 발명의 목적은 어드레스와 데이타를 한 라인으로 송수신할 수 있도록 하여 라인을 효율적으로 사용되도록 하는 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치를 제공함에 있다.
도 1은 종래의 가입자 보드와 가입자 제어 인터페이스 보드간의 정합상태를 도시한 도면,
도 2 및 도 5는 도 1의 타이밍도,
도 3은 본 발명의 바람직한 실시예에 따른 가입자 보드와 가입자 제어 인터페이스 보드간의 정합상태를 도시한 도면,
도 4는 도 3의 타이밍도,
상술한 목적을 달성하기 위한 본 발명은 동기신호가 제1상태일 때에는 라인을 통해 제어 데이타를 송신하고, 제2상태일 때에는 상기 라인을 통해 데이타를 송신하거나 수신하는 가입자 제어 인터페이스 보드와, 상기 동기신호가 제1상태일 때에는 상기 라인을 통해 제어 데이타를 수신하고, 제2상태일 때에는 상기 라인을 통해 데이타를 송신하거나 수신하는 가입자 보드를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으나, 이들 특정 상세들은 본 발명의 설명을 위해 예시한 것으로 본 발명이 그들에 한정됨을 의미하는 것은 아니다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 바람직한 실시예에 따른 가입자 보드와 가입자 제어 인터페이스 보드간의 정합상태를 도시한 도 3과 그에 따른 타이밍도를 도시한 도 4를 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
가입자 제어 인터페이스 보드(200)와 다수의 가입자 보드(202)는 제1 내지 제6라인으로 연결되어 있다. 상기 가입자 제어 인터페이스 보드(200)는 제1라인을 통하여 가입자회로 제어클럭인 2.5[MHz]의 LCLK를 다수의 가입자 보드(202)에 제공한다. 그리고 상기 가입자 제어 인터페이스 보드(200)는 제2라인을 통하여 상기 LCLK의 동기신호인 LFS를 다수의 가입자 보드(202)에 제공한다. 그리고 상기 가입자 제어 인터페이스 보드(200)와 가입자 보드(202)는 상기 제3 내지 제6라인을 통하여 어드레스 및 데이타를 송수신한다. 상기 제3라인으로 송수신되는 데이타를 LD0이라 하고, 상기 제4라인으로 송수신되는 데이타를 LD1이라 하고, 상기 제5라인으로 송수신되는 데이타를 LD2이라 하고, 상기 제6라인으로 송수신되는 데이타를 LD3이라 한다. 상기 LD0은 M0, A8, A4, A0, A0 및 D4, D0으로 이루어지고, LD1은 M1, A9, A5, A1, A1 및 D5, D1로 이루어지고, LD2는 M2, BR, A6, A2, A2 및 D6, D2로 이루어지고, LD3은 R/W, A7, A3, A3 및 D7, D3으로 이루어진다.
상기 M0, M1, M2는 가입자 회로의 동작모드를 설정하기 위한 모드 선택 어드레스이다. 그리고 A8, A7, A6, A5는 0에서 15까지의 16개의 가입자 보드중 어느 하나를 선택하기 위한 가입자 보드 선택 어드레스이다. 그리고 A4, A3, A2, A1, A0은 가입자 보드내 32개의 가입자 회로중 어느 하나를 선택하기 위한 가입자 선택 어드레스이다. 그리고 A9는 가입자보드가 32개로 확장될 때에 가입자 보드 선택 어드레스로서 추가하기 위한 예비 어드레스이다. BR은 선택된 가입자보드의 가입자회로에 한번에 동일한 제어 데이타를 쓰고자 할 때에 셋트된다. R/W는 가입자 회로의 보드의 동작이 읽기인지 쓰기인지를 나타낸다. 예를들어, R/W가 0이면 쓰기이고, 1이면 읽기가 될 수 있다. D0 내지 D7은 쓰기일 때에는 가입자회로(202)를 제어하기 위한 데이타이고, 읽기일 때에는 가입자회로(202)로부터의 데이타를 읽어오는 것이다. 가입자회로의 동작모드를 기존의 구조보다 확장하여 보다 다양한 기능을 구현할 수 있도록 한다. 또한 동작모드별로 어드레스를 선택하여 보드별로 레지스터 선택 어드레스를 설정하게 한다.
상기 LFS가 로우일 때에 상기 가입자 제어 인터페이스 보드(200)는 제3 내지 제6라인을 통해 M0, A8, A4, A0, A0, M1, A9, A5, A1, A1, M2, BR, A6, A2, A2, R/W, A7, A3, A3을 가입자보드(102)에 제공하고, LFS가 하이일 때에 상기 가입자 제어 인터페이스 보드(200)와 가입자 보드(202)는 제3 내지 제6라인을 통해 D4, D0, D5, D1, D6, D2, D7, D3을 송수신한다.
이와같이 본 발명의 바람직한 실시예에서는 동일한 라인을 통하여 LFS가 로우일 때에는 어드레스를 가입자 제어 인터페이스 보드(200)가 가입자 보드(202)에 제공하고, LFS가 하이일 때에는 가입자 보드(202)가 가입자 데이타를 가입자 제어 인터페이스 보드(200)에 제공한다.
여기서, 가입자 제어 인터페이스 보드와 가입자 회로의 공통부를 정합하는 것은 가입자 훅크 데이타나 보드 식별데이타, 버스 루프백 데이타, PCM 루프백 데이타, 실패상태 알람상태 등을 각각의 레지스터로 설정하여 각 레지스터를 리드하거나 라이트하여 가입자 회로의 데이타를 읽어가거나 초기 데이타를 세트할 수 있다.
그리고, 가입자 회로의 개별제어정합에 있어서는 가입자 회로를 각각 억세스하거나 또는 BR로 전체를 억세스하여 제어 데이타를 라이트하여 제어를 할 수가 있다. 데이타를 세트하여 가입자회로를 파워 온/오프(Power on/off). 액티베이션(Activation), 스텐바이(Stand-By), 링(Ring), 인 테스트(In-Test), 아웃 테스트(Out-Test) 등을 설정할 수 있다.
상술한 바와 같이 본 발명은 어드레스와 데이타를 동일한 라인으로 송수신하도록 하여 라인의 사용율을 증대한다. 또한 한 싸이클의 동작을 실행하는 데 있어서 소비되는 시간을 3.6[ μ s]로 줄이며, 클럭의 레이트 2.5[MHz]로하여 보다 빠르게 가입자회로를 어세스할 수 있도록 한다.
이를 예를 들어 설명한다. 1.25[MHz]의 PCLK를 사용하던 종래방식에 따라 32개의 가입자 회로의 훅크 데이타를 스캔하는 데에는 도 5에 도시한 바와 같은 워드 오퍼레이션을 두번 수행하여야 하므로 40[ μ s]가 소요되었다. 이에따라 상위 프로세서가 한 쉘프내에 있는 가입자의 훅크 데이타를 스캔하기 위해서는 수학식 1과 같이 640[ μ s]가 소요된다.
반면에 본 발명에 따르면 32가입자의 훅크 데이타 스캔시간은 수학식 2에 따라 14.4[ μ s]가 되며, 한 쉘프내에 있는 가입자의 훅크 데이타를 스캔하는 데에 소요되는 시간은 수학식 3에 따라 230.4[ μ s]가 된다.
이와같이 본 발명에 따르면 한 쉘프내에 있는 가입자의 훅크 데이타를 스캔하는 데에는 230.4[ μ s]가 소요되므로, 종래 640[ μ s]에 대해 절반이하로 스캔소요시간이 단축된다.
상술한 바와 같이 본 발명은 동일라인으로 데이타 및 어드레스를 송수신하도록 함으로써, 라인이 사용되지 않는 시간을 최소화하여 사용효율을 향상시킬 수 있다.
Claims (2)
- 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치에 있어서,동기신호가 제1상태일 때에는 라인을 통해 제어 데이타를 송신하고, 제2상태일 때에는 상기 라인을 통해 데이타를 송신하거나 수신하는 가입자 제어 인터페이스 보드와,상기 동기신호가 제1상태일 때에는 상기 라인을 통해 제어 데이타를 수신하고, 제2상태일 때에는 상기 라인을 통해 데이타를 송신하거나 수신하는 가입자 보드를 구비하는 것을 특징으로 하는 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치.
- 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치에 있어서,동기신호가 제1상태일 때에는 다수의 라인을 통해 병렬로 어드레스 데이타를 송신하고, 제2상태일 때에는 상기 다수의 라인을 통해 병렬로 데이타를 송신하거나 수신하는 가입자 제어 인터페이스 보드와,상기 동기신호가 제1상태일 때에는 상기 다수의 라인을 통해 병렬로 어드레스 데이타를 수신하고, 제2상태일 때에는 상기 다수의 라인을 병렬로 데이타를 송신하거나 수신하는 가입자 보드를 구비하는 것을 특징으로 하는 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980039479A KR100288752B1 (ko) | 1998-09-23 | 1998-09-23 | 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980039479A KR100288752B1 (ko) | 1998-09-23 | 1998-09-23 | 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000020738A KR20000020738A (ko) | 2000-04-15 |
| KR100288752B1 true KR100288752B1 (ko) | 2001-05-02 |
Family
ID=19551646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980039479A KR100288752B1 (ko) | 1998-09-23 | 1998-09-23 | 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100288752B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950002510A (ko) * | 1993-06-30 | 1995-01-04 | 서두칠 | 전자식 교환기의 가입자 보드 제어용 직렬 인터페이스 회로 |
-
1998
- 1998-09-23 KR KR1019980039479A patent/KR100288752B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950002510A (ko) * | 1993-06-30 | 1995-01-04 | 서두칠 | 전자식 교환기의 가입자 보드 제어용 직렬 인터페이스 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000020738A (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| KR19990009678A (ko) | 다층 구조의 아이 2씨 버스를 이용한 진단/제어 시스템 | |
| US4345325A (en) | Message-interchange circuitry for microprocessors linked by synchronous communication network | |
| EP0088618B1 (en) | Byte-oriented line adapter system | |
| CN107832249B (zh) | 三线实现和带有spi接口外设进行通讯的系统及方法 | |
| KR100288752B1 (ko) | 가입자 보드와 가입자 제어 인터페이스 보드간의 정합장치 | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| US4569040A (en) | Electronic switching system having a time division multiplex switch controller address by central control unit | |
| US4754274A (en) | Microprocessor interface device for use in a telecommunications system | |
| EP0325080B1 (en) | Protocol and apparatus for the selective scanning of a plurality of lines connected to a communication device | |
| US6751201B1 (en) | Data exchange system and method of data exchange | |
| EP0060535A2 (en) | Multiprocessor network | |
| KR920001859B1 (ko) | 타임 스위치 제어 메모리장치 | |
| US6216194B1 (en) | Information processing unit for separately controlling a plurality of shared buses | |
| KR100703387B1 (ko) | 메인프로세서를 이용한 td-버스와 p-버스 정합장치 | |
| KR100203348B1 (ko) | 가입자정합보드와 가입자제어보드간의 정합회로 | |
| US5357619A (en) | Paged memory scheme | |
| KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| KR100233100B1 (ko) | 시분할 액서스방식을 채용한 다중 프로세서의 데이타 통신장치 | |
| KR0153016B1 (ko) | 전전자 교환기용 시공간 분할 스위칭 회로 | |
| KR0121973B1 (ko) | 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로 | |
| US6732213B1 (en) | Multiple processor computer | |
| JPH11242651A (ja) | インターフェース | |
| GB2134753A (en) | Electronic switching system | |
| JPH04367050A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070115 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |