JPS62262169A

JPS62262169A - デ−タ転送方式

Info

Publication number: JPS62262169A
Application number: JP10469686A
Authority: JP
Inventors: Takao Sato; 孝夫佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-05-09
Filing date: 1986-05-09
Publication date: 1987-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ転送方式に関するもので、更に具体的に
はバスの切替によって、メモリ間にてデータを転送でき
るようにした方式に関する。

〔従来の技術〕

近年、マイクロプロセッサを使用した装置が多用される
ようになってきている。

現在主として使用されている８ビツトのマイクロプロセ
ッサを高速のデータ通信をしながら各種処理を行う機器
として使用する場合には、その処理スピードは充分速い
とは言えず、従来は１６ビ・７ト等の高位のマイクロプ
ロセッサを使用するとか、８ビツトのマイクロプロセッ
サを複数個使用し、処理機能を分散するとかして高速シ
ステムに対応している。

このように、高速化を図るのにかかる方法があるが、後
者の方法のように、複数個のマイクロプロセッサで処理
動作を行わせる場合、各マイクロプロセッサの動作を有
効に行わせる為には、各マイクロプロセッサのメモリデ
ータのお互いの転送が必要である。従来はこの為のデー
タ転送方式として、ＤＭＡ　（ダイレクト・メモリ・ア
クセス）方式が使われている。

〔発明が解決しようとする問題点〕

しかし、そのようなメモリ間でのデータ転送を従来のよ
うにＤＭＡ方式で行う場合は、ＤＭＡ転送（直接メモリ
アクセス制御による転送）のための制御回路を使用しな
ければならないが、このような回路構成は簡単なもので
はない。

即ち、ＤＭＡ方式の場合、マイクロプロセッサを経由し
ないで直接メモリ間のデータの転送を行うこととなる為
、転送メモリのアドレス信号発生回路や、このアドレス
信号発生回路のスタート・アドレス、アドレス長（転送
データ長）を制御する回路が必要となり、複雑、高価に
なるという欠点がある。

そこで、本出願人は、マイクロプロセッサを２個使用し
、これらプロセッサのメモリ間でデータを転送する場合
に、両マイクロプロセッサ間に両マイクロプロセッサか
ら使用される共用メモリを用いる方式を開発した。

このデータ転送方式は、バスの切替によってデータの転
送を行うもので、一方のマイクロプロセッサのメモリと
共用メモリとをバス切替により接続してこの状態でその
メモリと共用メモリ間でデータ転送を行い、次に共用メ
モリのバスを他方のマイクロプロセッサ側に切替接続し
、その状態で他方のマイクロプロセッサのメモリと共用
メモリ間でデータ転送を行い、そして再び共用メモリを
一方のマイクロプロセッサ側へ切替えて初めノ状態に戻
し、次の転送に移るというようにしてデータ転送を行う
ことができる。

ところが、この共用メモリによる方式では、一般に、複
数のマイクロプロセッサ間での共用メモリの使用権に対
する制御回路が複雑となり、しかも共用メモリが接続さ
れていない側のマイクロプロセッサでは、一時処理を止
める必要がありく連続的に発生するデータの転送に支障
をきたすという点は改良の余地があった。

本発明の目的は、更にこのような点をも改良せんとする
もので、簡単な構成にしてかつ連続的に発生する転送デ
ータに対しても対応できるデータ転送方式を提供するこ
とある。

〔問題点を解決するための手段〕

本発明のデータ転送方式は、第１のプロセッサ及び第２のプロセッサと、これらプロ
セッサから使用される互いにアドレスの設定範囲の異な
る第１の共用メモリ及び第２の共用メモリと、これら共用メモリのバスを交互に上記第１のプロセッサ
側と第２のプロセッサ側に切替接続する切替接続手段と
、上記第１と第２のプロセッサにてそれぞれ上記　　−第
１の共用メモリ、第２の共用メモリの特定アドレスに対
し、特定値の書き込み、読み出しを行う手段とを有する
ことを特徴としている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のプロ・ツク図で、マイクロ
プロセッサを２個使用し、各マイクロプロセッサのメモ
リデータの転送を行う場合を示している。

図において、１はメイン・マイクロプロセッサ、２はサ
ブ・マイクロプロセッサで、メイン・マイクロプロセッ
サｒ側は、メモリ３．Ｉ１０制御回路（Ｉｌｏ　　Ｃ０
ＮＴ）４．ＲＯＭ５を有し、同様にサブ・マイクロプロ
セッサ２側もメモリ６゜Ｉ１０制御回路（１１０Ｃ０Ｎ
Ｔ）？、ＲＯＭ８を備えている。

９．１０は互いにアドレスの設定範囲の異なる第１、第
２の共用メモリで、これらは各マイクロプロセッサ１，
２のメモリ３，６間でデータを転送する場合に使用され
る。

１１．１１’はこれら共用メモリ９．１０のそれぞれの
データバス１２．アドレスバス１３及びそれぞれの書き
込み読み出しを制御する制御線１４のバス切替のための
バス切替回路、１５はこれらバス切替１１゜１１’を制
御するバス切替制御回路で、バス切替回路１１はメイン
・マイクロプロセッサ１側のデータバス１２．アドレス
バス１３及び制御線１４との間に挿入されており、バス
切替回路１１’はサブ・マイクロプロセッサ２側のデー
タバス１２．アドレスバス１３及び制御線１４の間に挿
入されている。

各バス切替回路１１．１１’による切替は、共用メモリ
９．１０のいずれか一方がバス切替回路１１．１１”の
いずれか一方により各マイクロプロセッサ１゜２のいず
れか一方の側に切替られるときは、共用メモリ９．ｌＯ
の他方はバス切替回路１１．１１’の他方により各マイ
クロプロセッサ１，２の他方の側へ切替られるようにし
、連続的に発生するデータの転送の場合は、これを交互
に繰り返す。

バス切替制御回路１５は、それぞれのマイクロプロセッ
サ１，２側のＩ１０制御回路４．６により制御されるフ
リップフロップ（Ｆ、Ｆ、）１６と、このフリップフロ
ン１１６の出力によりバス切替回路１１．１１’を駆動
する駆動部１７とを備えている。

このように、この例では２つのマイクロフリ・ノブフロ
ップシステムの間には、第１．第２の共用メモリ９．ｌ
Ｏと、バス切替回路１１．１１’と、バス切替制御回路
１５が設けられており、これらバス切替回路１１．１１
”、バス切替制御回路１５によって、共用メモリ９．１
０のそれぞれのデータバス１２．アドレスバス１３及び
制御線１４をサブ・マイクロプロセッサ２からの制御、
メイン・マイクロプロセッサｌからの制御により各マイ
クロプロセッサ１゜２側へ切替接続するようバスの切替
を行うようにしている。

また、メイン・マイクロプロセッサ１及びサブ・マイク
ロプロセッサ２は、それぞれ第１の共用メモリ９．第２
の共用メモリｌＯの特定のアドレスに対して特定値の書
き込み読み出しを行う機能を備えるにしている。即ち、
それぞれアドレス範囲の異なる各共用メモリ９．ｌＯに
割り当てられているアドレスの特定アドレスに対し、特
定値を書き込み、同アドレスの内容を読み出す動作を行
うことによって、書き込んだ値が正しく読めたアドレス
により現在第１または第２の共用メモリ９．ｌＯのどち
ら側が接続されているか判断することができる。例えば
、第１図のように、第１の共用メモリ９がサブ・マイク
ロプロセッサ２側へ切替接続されている場合、サブ・マ
イクロプロセッサ２側においては、第２の共用メモ１月
０とは異なるアドレス範囲で割り当てられている第１の
共用メモリ９のアドレスのうちの特定アドレスに対する
書き込みによって書き込んだ値が正しく読み出されるこ
とになるから、これによってサブ・マイクロプロセッサ
２側には第１の共用メモリ９の方が接続されているとい
うことが検知され、この状態で、サブ・マイクロプロセ
ッサ２のメモリ６と第１の共用メモリ９間でデータ転送
を行えばよい。また、メイン・マイクロプロセッサｌ側
においても、同様にして図示の場合には第２の共用メモ
リＩＯの方が接続されていることを検知できる。

このように、メイン・マイクロプロセッサ１及びサブ・
マイクロプロセッサ２にて、それぞれ各共用メモリの特
定アドレスに対し特定値を書き込み、これの読み出しを
行うようにしており、このような手段としては、例えば
、それぞれの側のＲＯＭ５．８に、そのような書き込み
、読み出し動作を周期的に行って書き込んだ値が正しく
読めたアドレスがどちらのものであるかを判断するよう
なプログラムを組み込んでおくなどして構成することが
できる。

次に、−例として、サブ・々イクロプロセッサ２がサブ
・マイクロプロセッサ２例のメモリ６のデータをメイン
・マイクロプロセッサ１のメモリ３へ転送する場合を例
にとって、本方式によるデータ転送の動作について説明
する。

サブ・マイクロプロセッサ２が、サブ・マイクロプロセ
ッサ２側のメモリ６のデータをメイン・マイクロプロセ
ッサｌのメモリ３へ転送する場合、サブ・マイクロプロ
セッサ２は、それぞれアドレス範囲の異なる第１の共用
メモリ９．第２の共用メモリＩＯに割り当てられている
アドレスのうちの特定アドレスに対して周期的に特定値
を書き込み、同アドレスの内容を読み出す動作を行うこ
とで、書き込んだ値が正しく読めたアドレスにより第１
の共用メモリ９または第２の共用メモリ１０のどちらか
が接続されているかを検知し、接続されている側の共用
メモリに対して、サブ・マイクロプロセッサのメモリ６
のデータを転送し、メイン・マイクロプロセッサのメモ
リ３ヘデータを引き渡せる状態とする０図示の状態では
、第１の共用メモリ９に対してメモリ６のデータを転送
することとなる。その後、サブ・マイクロプロセッサ２
はサブ・マイクロプロセッサ２のＩ１０制御回路７よリ
バス切替制御回路１５のフリップフロップ１６を制御し
、サブ・マイクロプロセッサ２に接続されていた第１の
共用メモリ９のバスをメイン・マイクロプロセッサ１へ
切替え、メイン・マイクロプロセッサ１に接続されてい
た他の一方の第２の共用メモリ１０のバスをサブ・マイ
クロプロセッサ２へ切替え接続する。サブ・マイクロプ
ロセッサ２では、新しく切替接続された第２の共用メモ
リ１０に対して引き続いてメイン・マイクロプロセッサ
へ転送するデータをサブ・マイクロプロセッサ２のメモ
リ６より転送する。

このように、引き続いて行えるので、処理が一時中断す
ることはない。

また、メイン・マイクロプロセ・ノサｌにおいても、サ
ブ・マイクロプロセッサ２と同様共用メモリ９．１０の
両者に対して特定アドレスの書き込み読み出しを行い、
正しく読み出せた側の共用メモリ、この場合は第１の共
用メモリ９がメイン・マイクロプロセッサｌ側に接続さ
れていることを検出し、メイン・マイクロプロセッサ１
はメモリ間転送命令により、接続されている側の第１の
共用メモリ９のデータをメイン・マイクロプロセッサの
メモリ３へ転送する。

メモリ領域の転送が終了すると、メイン・マイクロプロ
セッサｌはメイン・マイクロプロセッサｌの制御回路４
より、バス切替の制御回路１５のフリップフロップ１６
を制御し、それぞれのマイクロプロセッサ１，２に接続
されていた共用メモリ９．１０を入れ替え、これによっ
て、再び図示の切替状態に戻る。

このように、サブ・マイクロプロセッサ２側からメイン
・マイクロプロセッサ１側へデータ転送する場合、共用
メモリ９．１０のそれぞれのデータバス１２とアドレス
バス１３及び共用メモリ９．１０のそれぞれの書き込み
読み出しを制御する線１４を、サブ・マイクロプロセッ
サ２からの制御により、第１の共用メモリ９については
メイン・マイクロプロセッサ１へ、第２の共用メモリ１
０についてはサブ・マイクロプロセッサ２へ切替接続し
、メイン・マイクロプロセッサｌからの制御により、第
１の共用メモリ９についてはサブ・マイクロプロセッサ
２へ、第２の共用メモリｌＯについてはメイン・マイク
ロプロセッサ１へ切替接続する。

図示の状態に戻ったならば、メイン・マイクロプロセッ
サ１は新しく接続された第２の共用メモ１Ｊ１０より次
のデータをメイン・マイクロプロセッサ１のメモリ３へ
転送し、サブ・マイクロプロセッサ２は新しく接続され
た第１の共用メモリ９へ転送データの転送を行う。

このような動作を繰り返すこ、とにより、連続的なデー
タでも、中断なくデータ転送される。

〔発明の効果〕

以上説明したように、本発明によれば、バスの切替えに
よってデータ転送を行え、簡単な構成のデータ転送方式
が実現でき、しかも、連続的に発生する転送データに対
しても支障なく転送することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。１・・・・・メイン・マイクロプロセッサ２・・・・・
サブ・マイクロプロセッサ３．６・・・メモリ４．７・・・Ｉ１０制御回路５．８・・・ＲＯＭ９．１０・・・共用メモリ１１，１１゛・・バス切替回路１２・・・・・データバス１３・・・・・アドレスバス１４・・・・・制御線１５・・・・・バス切替制御回路１６・・・・・フリップフロップ１７・・・・・駆動部

Claims

【特許請求の範囲】

（１）第１のプロセッサ及び第２のプロセッサと、これ
らプロセッサから使用される互いにアドレスの設定範囲
の異なる第１の共用メモリ及び第２の共用メモリと、これら共用メモリのバスを交互に上記第１のプロセッサ
側と第２のプロセッサ側に切替接続する切替接続手段と
、上記第１と第２のプロセッサにてそれぞれ上記第１の共
用メモリ、第２の共用メモリの特定アドレスに対し特定
値の書き込み、読み出しを行う手段とを有することを特
徴とするデータ転送方式。
（２）特許請求の範囲第１項に記載のデータ転送方式に
おいて、前記切替接続されるバスは、各共用メモリのそれぞれの
データバスとアドレスバスと書き込み読み出しを制御す
る線であり、切替接続手段はこれらデータバス、アドレ
スバス及び書き込み読み出しを制御する線を、第２のプ
ロセッサからの制御により、第１の共用メモリ側は第１
のプロセッサ側へ、第２の共用メモリ側は第２のプロセ
ッサ側へ切替接続し、また、第１のプロセッサからの制
御により第１の共用メモリ側は第２のプロセッサ側へ、
第２の共用メモリ側は第１のプロセッサ側へ切替接続す
ることを特徴とするデータ転送方式。