SU696459A1 - Устройство дл управлени прерыванием программ - Google Patents
Устройство дл управлени прерыванием программInfo
- Publication number
- SU696459A1 SU696459A1 SU762420831A SU2420831A SU696459A1 SU 696459 A1 SU696459 A1 SU 696459A1 SU 762420831 A SU762420831 A SU 762420831A SU 2420831 A SU2420831 A SU 2420831A SU 696459 A1 SU696459 A1 SU 696459A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- priority
- inputs
- request
- output
- programme
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ
I
Изобретение относитс к области вычислитепьной техники и может быть испопьзовано в мультипрограммных вычислвтепьных системах.
Известны устройства прерывани программ, содержащие регистры, блок анализа приоритетов, регистр масок и реализующее прерывание программы в вычислительной маш1ше при поступлении запроса с более высоким приоритетом , чем приоритет решаемой задачи 1.
Недостаток известных устройств заключаетс в ограниченных функциональных возможност х, исключающих юс применение в мультипрограммных системах.
Наиболее близким к данному по технической сущности вл етс устройство, содержащее регистр запросов, вход которого вл етсй информационным входом устройства, дешифратор приоритета запроса , подключенный вькодами к соответствуюшим входам пам ти очередей запросов, управл ющий вход которой вл етс первым входом устройства.
вторым и третьим входами подключенного соответственно ко входам узла синхронизации и регистра масок, выходы которых соединены с соответствующими управп к цими входами элементов И первой группы, подключенными выходом ко входу узла приоритета запросов, и элемент ИЛИ, выходом соединенный с управл ющим выходом устройства 2,
Недостаток этого устройства состоитв его ограниченных функциональных возможност х , вследствие чего оно не может , быть использовано, в вычислительных системах, работающих в реальном масщтабе времени и решающих одновременно несколько задач,
Ыелью изобретени вл етс расширение функциональных возможностей устройства за счет учета приоритета решаемых в каждый момент задач и выработки сигналов прерывани только в случае, если приоритет поступившего запроса соответствует задаче с более высоким приоритетом, чем приоритет хот бы одной решаемой задачи.
Это достигаетс тем, что в устройство введены втора группа элементов И, соединенна первым и вторым входами соответственно -с выходом регистра запросов и первым управл ющим выходом узла синхронизации, шифратор приоритета решаемых задач, дешифратор коррекции и по числу одновременно решаемых задач регистры приоритета запроса, схемы сравнени приоритетов и регистры 11рйоритета раздела, причем второй управ/шюший выход узла синхронизации и вьвсод элемента ИЛИ соединены с соответствующими управл кицими входами шифратора приоритета решаемых задач, выход узла приори та запросов -нр ключей к первому входу схем сравнени , вторые входы которых через соответствующие регистры приоритета запроса подключены к соответствующим выходам шифратора приоритета решаемых задач, вход которого подключен к выходу узла приоритета запросов, а входы из группы информационных входов соединены с выходами соответствующих регистров приоритета раздела, первыми входами соединенных с первым входом устройства, а вторыми входами - с выходом дешифратора коррекции, входы которого подключены к выходам соответствующих схем сравнени приоритетов и.соответствукшим входам элемента ИЛИ, выходы регистров приоритета раздела вл ютс соответствующими вьDco aми устройства, выходы пам ти очередей запросов подключены к соответствующим входам элементов И первой группы.
На чертеже представлена блок-схема устройства. Устройство содержит регистр 1 запросов, TpJ-nny элементов И 2, дешифратор 3 приоритета запроса, регистры 4 дл хранени очереди дл каждого приоритета запроса, образующие пам ть 5 очередей запросов, группу . элементов И 6, узел 7 синхронизации узел 8 приоритета запросов, шифратор 9 приоритета решаемьк задач, регистры Ю приоритета запроса, схемы И сравнени пршритетов, элемент ИЛИ t2, дешифратор 13 адреса прерывани , регистры 14 приоритета раздела, регистр 15 масок, информационный вход 16, второй 17, третий 18 и первый 19 входы устройства, выход 20 и управл ющий выход 21 устройства.;
Устройство работает следующим образом .
Claims (2)
1.Майоров С. А., Новиков Г. И, Принципы организации цифровых машин. Л-д, Машиностроение, 1974, § 9.5.
2.Авторское свидетельство СССР по за вке № 2416720/18-24,
кл. G06 F 9/18, 1976. (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762420831A SU696459A1 (ru) | 1976-11-15 | 1976-11-15 | Устройство дл управлени прерыванием программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762420831A SU696459A1 (ru) | 1976-11-15 | 1976-11-15 | Устройство дл управлени прерыванием программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU696459A1 true SU696459A1 (ru) | 1979-11-05 |
Family
ID=20683118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762420831A SU696459A1 (ru) | 1976-11-15 | 1976-11-15 | Устройство дл управлени прерыванием программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU696459A1 (ru) |
-
1976
- 1976-11-15 SU SU762420831A patent/SU696459A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0176262B1 (ko) | 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치 | |
US4149242A (en) | Data interface apparatus for multiple sequential processors | |
US4200912A (en) | Processor interrupt system | |
US4152763A (en) | Control system for central processing unit with plural execution units | |
SU696459A1 (ru) | Устройство дл управлени прерыванием программ | |
JPS5911921B2 (ja) | 数値制御装置 | |
SU970370A1 (ru) | Устройство дл прерывани программ | |
SU600558A1 (ru) | Устройство приоритета | |
SU1084795A1 (ru) | Устройство прерывани | |
SU962950A1 (ru) | Устройство дл управлени прерыванием программ | |
SU873243A1 (ru) | Устройство дл обработки прерываний | |
SU1001102A1 (ru) | Устройство приоритета | |
JPH0619700B2 (ja) | 演算装置 | |
SU1234838A1 (ru) | Устройство дл распределени заданий процессорам | |
SU855665A1 (ru) | Устройство дл обработки прерываний | |
SU560230A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU898434A1 (ru) | Устройство управлени прерыванием программ | |
SU877542A1 (ru) | Устройство прерывани | |
SU1125626A1 (ru) | Устройство дл управлени обслуживанием запросов | |
SU694836A1 (ru) | Устройство дл программного управлени приводами | |
SU560228A1 (ru) | Устройство дл передачи информации из основной пам ти в каналы ввода-вывода | |
SU953634A1 (ru) | Устройство дл ввода информации | |
SU1001101A1 (ru) | Устройство дл распределени заданий процессорам | |
JPS60205647A (ja) | デ−タ処理装置 | |
SU1061144A1 (ru) | Устройство дл управлени прерыванием программ |