KR910015931A - 메모리공유 다중프로세서 시스템 - Google Patents

메모리공유 다중프로세서 시스템 Download PDF

Info

Publication number
KR910015931A
KR910015931A KR1019900002547A KR900002547A KR910015931A KR 910015931 A KR910015931 A KR 910015931A KR 1019900002547 A KR1019900002547 A KR 1019900002547A KR 900002547 A KR900002547 A KR 900002547A KR 910015931 A KR910015931 A KR 910015931A
Authority
KR
South Korea
Prior art keywords
shared memory
signal
processor
interface
memory
Prior art date
Application number
KR1019900002547A
Other languages
English (en)
Other versions
KR930007682B1 (ko
Inventor
김은진
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019900002547A priority Critical patent/KR930007682B1/ko
Publication of KR910015931A publication Critical patent/KR910015931A/ko
Application granted granted Critical
Publication of KR930007682B1 publication Critical patent/KR930007682B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

메모리공유 다중프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 다중프로세서 시스템의 개략적인 구성을 도시한 개요도, 제3도는 본 발명의 다중프로세서 시스템에 채용된 인터페이스수단의 상세한 실시예시도, 제4도는 본 발명에 따른 다중프로세서 시스템의 인터페이스방법을 기술한 흐름선도.

Claims (3)

  1. 복수의 프로세서와 주변기기 사이의 데이타 전송 시스템에 있어서, 다수의 메모리 모듈로 구성된 공유메모리수단과, 상기 공유메모리수단을 사용하기 위하여 프로세서에 인터럽트를 발생하고 인터럽트 발생인식신호에 의해 인터페이스수단에 공유메모리 사용요구신호를 송출하며 고유 메모리의 사용완료신호를 인터페이스수단으로 전송하는 입출력 포트수단과, 상기 입출력 포트수단의 공유메모리 사용요구신호와 호출완료시의 캐리어신호를 입력으로 공유메모리와 프로세서의 접속을 제어하는 인터페이스수단과, 상기 인터페이스수단의 접속제어에 의해 공유메모리를 사용하는 프로세서수단과, 상기 인터페이스수단에서 출력되는 접속제어신호에 따라 공유메모리수단과 프로세서수단을 접속하는 3-상태 버퍼수단을 구비함을 특징으로 하는 메모리공유 다중프로세서시스템.
  2. 제1항에 있어서, 인터페이스수단은 각각 프로세서의 공유메모리 사용요구신호를 각 클럭입력으로 공유메모리 사용허가신호를 발생하고 프로세서의 공유메모리 사용완료신호에 의해 동시에 클리어되는 다수개의 플립플롭과, 공유메모리의 억세스 우선순위를 결정하기 위하여 상기 다수개의 플립플롭의 출력단에 직렬데이타체인으로 구성되는 앤드게이트들을 포함하여 구성되는 것을 특징으로 하는 메모리공유 다중프로세서 시스템.
  3. 공유메모리수단과 다수개의 프로세서와 입출력 포트 수단과 공유메모리 인터페이스수단을 구비한 메모리공유 다중프로세서 시스템에 있어서, 공유메모리의 사용을 알리는 인터럽트신호에 대해 인터럽트 접수신호를 발생하고 소정의 공유메모리 사용과정이 완료될 때까지 인터럽트의 접수를 금지시킨 상태에서 원하는 공유메모리를 결정하는 제1과정과, 프로세서수단에서 인터페이스로 공유메모리의 사용요구신호를 송출하여 이에 따른 허가신호를 접수하여 공유메모리를 사용하는 제2과정과, 캐리어신호를 인터페이스로 송출하여 공유메모리의 사용완료를 통지하고 다음의 공유메모리 사용이 가능하도록 인터럽트 접수를 허락하는 제3과정을 포함하는 것을 특징으로 하는 메모리공유 다중프로세서 시스템의 인터페이싱 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002547A 1990-02-27 1990-02-27 메모리공유 다중프로세서 시스템 KR930007682B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002547A KR930007682B1 (ko) 1990-02-27 1990-02-27 메모리공유 다중프로세서 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002547A KR930007682B1 (ko) 1990-02-27 1990-02-27 메모리공유 다중프로세서 시스템

Publications (2)

Publication Number Publication Date
KR910015931A true KR910015931A (ko) 1991-09-30
KR930007682B1 KR930007682B1 (ko) 1993-08-18

Family

ID=19296497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002547A KR930007682B1 (ko) 1990-02-27 1990-02-27 메모리공유 다중프로세서 시스템

Country Status (1)

Country Link
KR (1) KR930007682B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536482B1 (ko) * 1996-02-26 2006-04-12 히타치 도오부 세미콘덕터 가부시키가이샤 반도체장치및그제조방법
KR100799908B1 (ko) * 2006-08-21 2008-01-31 엠텍비젼 주식회사 메모리에 연결된 인터페이스 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536482B1 (ko) * 1996-02-26 2006-04-12 히타치 도오부 세미콘덕터 가부시키가이샤 반도체장치및그제조방법
KR100799908B1 (ko) * 2006-08-21 2008-01-31 엠텍비젼 주식회사 메모리에 연결된 인터페이스 모듈

Also Published As

Publication number Publication date
KR930007682B1 (ko) 1993-08-18

Similar Documents

Publication Publication Date Title
US4641266A (en) Access-arbitration scheme
EP0581335B1 (en) Data processing system having units competing for access to shared resources and arbitration unit responsive to the status of the shared resources
US4263649A (en) Computer system with two busses
CA1247249A (en) System bus means for inter-processor communication
US5119480A (en) Bus master interface circuit with transparent preemption of a data transfer operation
KR840003370A (ko) 데이타 처리 시스템의 공통버스 이용검출 논리회로
KR910017305A (ko) 멀티프로세서시스템 및 인터럽션제어장치
KR970029121A (ko) 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
AU642405B2 (en) Priority apparatus having programmable node dwell time
US4764865A (en) Circuit for allocating memory cycles to two processors that share memory
FI78994B (fi) Distribuerad prioritetsnaetslogik foer att moejliggoera att en enhet med laegre prioritet befinner sig i en position foer hoegre prioritet.
KR960029991A (ko) 버스중재방법 및 그 장치
KR930002958A (ko) 프로세서간 통신을 위한 메모리 공유 장치
KR910015931A (ko) 메모리공유 다중프로세서 시스템
EP0181007A2 (en) Bus broadcast method and apparatus
US4482949A (en) Unit for prioritizing earlier and later arriving input requests
US4225917A (en) Error driven interrupt for polled MPU systems
GB1595471A (en) Computer system
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR100199029B1 (ko) 펜티엄 프로세서를 위한 인터럽트 제어기
KR0150011B1 (ko) 프로세서간 직렬버스통신 장치
SU1084795A1 (ru) Устройство прерывани
KR100328630B1 (ko) 선버스와 브이엠버스의 데이타 전송방법 및 전송채널장치
JP2577420B2 (ja) データ伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee