KR930007682B1 - 메모리공유 다중프로세서 시스템 - Google Patents

Abstract

내용 없음.

Description

메모리공유 다중프로세서 시스템

제1도는 통상적인 다중프로세서 시스템의 개략적인 구성을 도시한 개요도.

제2도는 본 발명에 의한 다중프로세서 시스템의 개략적인 구성을 도시한 개요도.

제3도는 본 발명의 다중프로세서 시스템에 채용된 인터페이스수단의 상세한 실시예시도.

제4도는 본 발명에 따른 다중프로세서 시스템의 인터페이스방법을 기술한 흐름선도.

* 도면의 주요부분에 대한 부호의 설명

10, 10' : 제1, 2 프로세서수단 20, 20' : 입출력포트수단

30, 30' : 3-상태버퍼수단 40 : 공유메모리수단

50 : 인터페이스수단

본 발명은 메모리공유 다중프로세서 시스템에 관한 것으로, 보다 상세하게는 프로세서간 또는 프로세서와 주변기기간의 데이타전송에 있어서 고속전송 및 파이프라인(Pipe Line)처리가 가능하도록 하고 프로세서의 오버 헤드(Over head)를 극소화시켜 고속동작을 행할 수 있는 다중프로세서 시스템에 관한 것이다.

통상적으로 메모리를 공유하는 다중프로세서 시스템은 1개의 공유메모리 모듈(Module)을 다수개의 프로세서가 공유하여 이 프로세서간의 데이타전송 필요성을 제거시켜 시스템의 효율을 극대화하였다. 즉, 제 1도에 도시된 종래의 다중프로세서 시스템에서와 같이, 프로세서(3)가 공유메모리(1)를 호출할 때에는 각각의 입출력포트(4)(4')를 경유하여 인터페이스 회로(5)에 요구신호(c)(c')를 각각 송출함으로써 이 인터페이스회로(5)로부터 공유메모리 사용권을 부여받아 공유메모리(1)를 호출한다. 이때 상기 인터페이스(5)에서 3-상태게이트(2)(2')로 전송되는 허가신호(a)(a')는 동시에 송출될 수 없다.

상기 입출력포트(4)(4')를 초기화하여 인터페이스회로(5)를 클리어(clear)시키면 허가신호(a)(a')는 저레벨상태로 3-상태게이트(2)(2')에 각각 입력하여 이 3-상태게이트(2)(2')의 출력은 고임피던스상태로 변환 한다. 이때 공유메모리(1)는 각 프로세서(3)(3')에서 격리되어 3-상태게이트(2)(2')의 출력신호가 동시에 어드레스/데이타/제어버스라인을 통과할 수는 없다. 이에 따라 상기 다중프로세서 시스템은 오버헤드(Over head)발생이 수반되어 효율이 저하되며 특히 데이타의 파이프라인(Pipe line)처리가 불가능하여 우선순위가 낮은 프로세서는 공유메모리(1)를 이용할 수 없으므로 로컬(Local) 프로세싱 또는 대기상태로 있어야 하는 문제점이 있었다.

따라서 본 발명은 상기 문제점을 해결하기 위하여 창출한 것으로서 모듈화된 다수개의 공유메모리를 다수개의 프로세서가 동시에 제어할 수 있도록 함으로써 데이타를 공유하여 이 데이타의 전송시간을 단축하고 특히 파이프라인(Pipe line)처리가 가능하도록 하는 다중프로세서 시스템을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 모듈화된 상태로 부과되어 어드레스, 데이타, 제어신호를 호출하는 공유메모리수단 ; 상기 공유메모리수단에 요구신호를 송출하여 이 공유메모리수단을 호출하고 이의 동작이 완료되면 캐리어신호를 전송하는 입출력포트수단 ; 상기 입출력 포트수단의 요구신호에 의하여 공유메모리사용의 우선권을 경정하여 이에 따라 허가신호를 해당입출력 포트수단에 전송하여 프로세서수단에 의해 공유메모리사용이 가능하도록 하고, 공유메모리수단의 호출동작이 완료되면 입출력 포트수단으로부터 캐리어신호를 전송받아 공유메모리수단을 릴리스시키는 인터페이스수단 ; 상기 인터페이스수단으로부터 공유메모리수단의 사용권을 부여받아 이 공유메모리를 호출하는 프로세서수단 ; 상기 인터페이스수단에서 출력되는 허가신호에 따라 임피던스상태를 변화시켜 공유메모리수단을 프로세서수단으로부터 격리 시키는 3-상태 버퍼수단으로 구성함을 특징으로 한다.

또한 상기와 같은 구성을 갖는 본 발명에 적용되는 인터페이싱 방법은, 입출력장치(입출력 포트수단)로부터 공유메모리의 사용을 알리는 인터럽트신호를 받아 공유메모리를 사용한 소정작업이 끝나기 전까지 다음의 공유메모리사용을 유보시키기 위하여 인터럽트를 금지시킨상태에서 현재의 인터럽트 요구신호(즉 공유메모리사용의 필요를 알리는 신호)에 대해서 원하는 공유메모리를 결정하는 제 1 과정 ; 프로세서수단에서 인터페이스로 공유메모리 사용요구신호를 송출하여 이에 따른 허가신호를 접수하여 공유메모리를 사용하는 제 2 과정 ; 캐리어신호를 인터페이스로 송출하여 공유메모리의 사용완료를 통지하고 다음의 공유메모리 사용이 가능하도록 인터럽트 접수를 허락하는 제 3 과정을 포함하는 것을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명을 보다 상세히 기술하기로 한다.

제 2 도는 본 발명에 따른 다중프로세서 시스템의 개략적인 구성을 도시한 개요도에 관한 것이다.

제 2 도에 있어서, 제 1, 2 프로세서수단(10)(10')은 주변장치로부터 공유메모리 사용을 알리는 인터럽트신호를 접수한뒤 각각 입출력포트수단(20)(20')을 통하여 인터페이스수단(50)에 원하는 공유메모리 요구신호(R1~RN)(R1'~RN')를 송출하여 허가신호(G1~GN)(G1'~GN')를 획득함으로써 공유메모리를 사용한다. 상기 인터페이스수단(50)은 다수개의 프로세서가 지정한 공유메모리 모듈의 사용권을 부여하는 것으로서 허가신호(G1~GN)(G1'~GN')로서 해당 3-상태버퍼(30)(30')를 인에이블(Enable)시켜 제 1, 2 프로세서(10)(10')와 공유메모리(40)를 각각 연결하여준다.

따라서, 제 1, 2 프로세서수단(10)(10')은 연결된 공유메모리(40)를 사용해서 원하는 작업을 수행하고, 제1, 2프로세서수단(10)(10')이 원하는 공유메모리의 사용을 완료하면 각각 입출력 포트수단(20)(20')을 통하여 인터페이스수단(50)에 이를 알리는 캐리어신호(C1~CN)(C1'~CN')를 송출하여 점유한 공유메모리수단을 릴리즈시킴으로써 단위 공유메모리 사용동작을 종료하도록 하며, 프로세서수단은 또다른 공유메모리 사용을 필요로 하는 주변장치의 인터럽트 요구를 받아들일 수 있도록 인터럽트를 허락한다.

한편, 입출력 포트수단(20)(20')은 제1, 2 프로세서수단(10)(10')의 공유메모리 사용이 완료되면 인터페이스수단(50)에 캐리어신호를 송출하여 3-상태버퍼수단(30)(30')을 클리어시켜 이의 출력을 고임피던스상태로 만들어 공유메모리수단(40)은 제 1, 2프로세서수단(10)(10')에서 격리된다.

상기의 과정을 통하여 공유메모리를 사용한 소정의 작업을 완료하고 다음의 공유메모리 사용이 가능하도록 제1, 2프로세서수단(10)(10')은 인터럽트를 허가하고. 인터럽트신호가 입력되지 않으면 본래의 처리작업을 수행한다.

제 3 도는 본 발명에 의한 다중프로세서 시스템에 채용된 인터페이스수단의 상세한 실시예시도이다.

제 3 도에 있어서, 제1, 2프로세서수단(10)(10')에서 입출력포트수단(20)(20')을 경유하여 인터페이스수단(50)에 송출된 각각의 요구신호(R1~RN)(R1'~RN')가 저레벨상태로 되면 3-상태게이트(d1)(e1)가 인에이블(enable)로 되어 이 3-상태게이트(d1)(e1)출력은 저레벨로 된다. 상기 요구신호(R1~RN)(R1'~RN')가 고레벨에서 저레벨로 변환할때 D플립플롭(C1~Cn)의 출력(Q)이 고레벨이면 D플립플롭(h1~hn) 또는 D플립플롭(i1~in)이 세트(set)된다. 또한, 상기 D플립플롭(h1~hn)(i1~in)이 세트되고나서 저레벨의 요구신호(R1~RN)(R1'~RN')가 고레벨로 변화할 때에는 D플립플롭(C1~CN)이 세트된다. 이때 허가신호(G1, GN)(G1', GN')의 상태는 D플립플롭(h1~hn)(i1~in)출력 Q에 의해서 결정된다.

상기 허가신호(G1, G1')(G1', GN')가 고레벨일때 대응하는 제1, 2프로세서수단(10)(10')은 공유메모리수단(40)을 사용할 수 있다. 그리고 앤드게이트(j1~jn)(k1~kn)(I1~In)...는 직렬체인으로 구성하여 우선순위를 정한다.

한편, 제 1 프로세서수단(10)이 제 2 프로세서수단(10')보다 우선권을 가지게 되어 동시에 공유메모리수단(40)을 호출하고자 할때 제1프로세서수단(10)을 사용할 수 있게하고 제 2 프로세서수단(10')은 인터페이스수단(50)으로부터 입출력포트수단(20')을 통하여 인에이블(enable) 여부를 판정하여 다른 공유메모리 모듈을 사용할 것을 결정할 수 있다.

제 4 도는 본 발명에 따른 다중프로세서 시스템의 인터페이스방법을 기술한 흐름도이다.

제 4 도에 있어서, 제1, 2프로세서수단(10)(10')에서 공유메모리의 사용이 요구될때 제1, 2프로세서수단은 이를 알리는 인터럽트신호를 접수한 뒤 요구되는 공유메모리의 사용이 완료되기 전에는 인터럽트를 금지한 상태에서(1단계) 원하는 공유메모리를 결정한다(2단계). 상기 제 2 단계를 수행하고나서 제1, 2프로세서수단(10)(10')에서 인터페이스수단(50)으로 요구신호를 송출하는 한편 우선 순위에 따라 이 인터페이스수단(50)에 내장되어 있는 D플립플롭을 세트한다(3~4단계). 상기 3~4단계를 수행하고나서 상기 인터페이스수단(50)으로부터 허가신호(G1~GN)(G1'~GN')를 독출한다(5단계). 상기 5단계에서 허가신호가 독취되면 그허가신호의 레벨상태를 검사하여(6단계) 저레벨이면 상기 제 2 단계로 복귀하고 고레벨이면 이행한다. 상기 6단계에서 허가신호가 고레벨이면 원하는 공유메모리수단을 호출함과 동시에 캐리어신호(C1~CN)(C1~CN')를 인터페이스수단(50)으로 출력하여 요구된 공유메모리 사용을 완료하였음을 통지하고 다음의 공유메모리 사용을 가능하도록 인터럽트하는 것을 허락한다(7~8단계).

상술한 바와 같이 동작을 통하여 본 발명은 메모리를 공유함으로써 컴퓨터간 또는 컴퓨터와 주변기기들간의 데이타 전송을 별도로 수행할 필요가 없으므로 고속데이타 전송효과를 얻을 수 있고 공유메모리를 모듈화시킴으로써 프로세서의 오버헤드(Over hear)를 제거시킬 수 있어 프로세서가 허가신호를 얻을 때까지 대기할 필요가 없으므로 고속동작이 가능할 뿐만 아니라 공유메모리 모듈구성으로 데이타의 파이프라인 처리가 가능하여 확장성이 용이한 이점이 있다.

Claims (2)

1. 복수의 프로세서와 주변기기 사이의 데이타 전송시스템에 있어서, 다수의 메모리모듈로 구성된 공유메모리수단(40); 상기 공유메모리수단을 사용하기 위하여 프로세서에 인터럽트를 발생하고 인터럽트 발생인 식신호에 의해 공유메모리 사용요구신호와 공요메모리의 사용완료신호를 발생하는 입출력 포트수단(20, 20'); 상기 입출력 포트수단으로 부터의 공유메모리 사용요구신호와 호출완료시의 캐리어신호를 입력으로 공유메모리와 프로세서의 접속을 제어하는 인터페이스수단(50); 상기 인터페이스수단의 접속제어에 의해 공유메모리를 사용하는 프로세서수단(10)(10'); 및 상기 인터페이스수단에서 출력되는 접속제어신호에 따라 공유메모리수단과 프로세서수단을 접속하는 3-상태 버퍼수단(30, 30')을 포함하는 것을 특징으로 하는 메모리공유 다중프로세서시스템.
2. 제1항에 있어서, 상기 인터페이스수단(50)은 각각의 프로세서의 공유메모리 사용요구신호를 각 클럭 입력으로 공유메모리 사용허가신호를 발생하고 프로세서의 공유메모리 사용완료신호에 의해 클리어되는 다수 개의 플립플롭(c1, h1, i1,..., cn, hn, in); 및 공유메모리의 억세스 우선순위를 결정하기 위하여 상기 다수개의 플립플롭의 출력단에 직렬데이타체인으로 구성되는 앤드게이트(j1, k1, l1, m1, ..., jn, kn, ln, mn)들을 포함하는 것을 특징으로 하는 메모리 공유 다중프로세서시스템.

Images