KR850003008A - 데이타처리 시스템 아키텍처 - Google Patents

데이타처리 시스템 아키텍처 Download PDF

Info

Publication number
KR850003008A
KR850003008A KR1019840006639A KR840006639A KR850003008A KR 850003008 A KR850003008 A KR 850003008A KR 1019840006639 A KR1019840006639 A KR 1019840006639A KR 840006639 A KR840006639 A KR 840006639A KR 850003008 A KR850003008 A KR 850003008A
Authority
KR
South Korea
Prior art keywords
memory
input
cpu
bus
output
Prior art date
Application number
KR1019840006639A
Other languages
English (en)
Other versions
KR900002895B1 (ko
Inventor
시아씨 프란코 (외 2)
Original Assignee
프란세스코 카스텔라노
하니웰 인포메이션 시스템즈 이탈리아 에스. 피. 에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프란세스코 카스텔라노, 하니웰 인포메이션 시스템즈 이탈리아 에스. 피. 에이. filed Critical 프란세스코 카스텔라노
Publication of KR850003008A publication Critical patent/KR850003008A/ko
Application granted granted Critical
Publication of KR900002895B1 publication Critical patent/KR900002895B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

데이타처리 시스템 아키텍처
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데이타처리 시스템 아키텍처의 블럭도이다. 제2도는 제1도의 시스템에 사용되는 통신 버스를 구성하는 리드(lead)를 나타낸 것이다. 제3도는 제1도의 시스템 중앙처리 장치의 덱기아처의 세부적인 블럭이다.

Claims (5)

  1. 중앙처리장치(CPU)(1)와 여러개의 입/출력프로세서(I/OP)(5-1, …5-N)가 함께 메모리(4와) 연결되어 있고, 내부 사이클에 근거하여 다른 장치들과 별도로 비동기식으로 작동되며, 메모리 악세스 제어장치(2)가 상기 CPU와 상기 I/OP내에서 나오는 메모리 악세스 요청을 받아 상기 악세스 요청에 할당된 선정된 우월권에 근거하여 악세스의 충돌을 방지 시키면서 상기 CPU가 단지 하나의 I/OP에 악세스를 허락하는 구조로 된 데이타 처리 시스템의 아키텍처에 있어서, 상기 I/OP를 병렬로 연결시키는 시스템 버스(6)가 있고, 상기 CPU의 입/출력 내부 채널(7A)과 상기 메모리의 입/출력 채널(8A)을 연결시키는 것 및 상기 시스템 버스와 상기 메모리 입/출력채널을 연결시키는 것을 선택적으로 행하는 한 세트의 게이트(3)가 있으며, 상기 I/OP에서 악세스 요청이 나올때 악세스 요청과 CPU의 내부 사이클이 동기되도록 주기적으로 모니터하고, I/OP에서 악세스 요청이 없을때 상기 게이트가 상기 CPU내부채널과 상기 메모리 채널을 연결시키는 것을 제어하도록 하며 상기 CPU에 의해 발생된 메모리 활성 코맨드를 상기· 메모리로 전달시키는 제어장치가 있고, 상기 I/OP의 악세스 요청이 검지됨에 의해 작동되고 상기 제어 장치의 타이밍 사이클을 발생시키는 타이밍 장치(43)(56)가 있으며, 상기 타이밍 사이클 동안 상기 제어 장치가 동시에 발생되는 여러 악세스 요청 중 최고의 우선권을 가진 I/OP에다 버스 악세스를 허락하는 신호를 발생시키고, 상기 버스와 상기 메모리 입/출력채널이 상기 게이트에 의해 연결되는 것을 제어하며, 메모리 활성 코맨드를 발생시키고, 또다른 I/OP악세스 요청이 나타나는 것을 감지하는 것을 특징을 하는 데이타 처리 시스템 아키텍처.
  2. 제1항에 있어서, 상기 게이트(3)가 방향 전송/수락게이트로 된 것을 특징으로 하는 데이타처리 시스템 아키수처.
  3. 제2항에 있어서, 상기 게이트(3)가 상기 CPU 내부 채널(7A)을 상기 입/출력 메모리 채널(8A)과 상기 버스(6)에다 선택적으로 연결시키는 것을 특징으로 하는 데이타 처리시스템 아키텍처.
  4. 제3항에 있어서, 상기 CPU에 입/출력 코맨드를 발생시키는 장치(16)가 있고, 각각의 I/OP에 I/OP코맨드를 받을 수 있는 장치(95)가 있으며, CPU에 의해 발생되어 상기 게이트를 통해 내부의 인지 코드와 함께 상기 버스 및 상기 입/출력 메모리 채널로 전달되는 2진 코드가 비교될 수 있게 비교기(101)의 입력이 상기 버스에 연결되어 있고, 상기 I/OP들 중 적어도 하나에 상기 I/OP에 의해 상기 입/출력 코맨드가 수락될때와 상기 2진 코드가 상기 내부 인지 코드와 일치될 때 상기 2진 코드와 상기 CPU에 의해 발생되어 상기 게이트를 통해 상기 입/출력 메모리 채널 및 상기 버스로 전달되는 다른 정보가 부가될 수 있도록 입력이 상기 버스에 연결된 인터페이스 레지스터(69)(70)가 있는 것을 특징으로 하는 데이타처리 시스템 아키텍처.
  5. ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019840006639A 1983-10-12 1984-10-25 데이타처리 시스템 아키텍처 KR900002895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT23410A/83 1983-10-25
IT8323410A IT1206331B (it) 1983-10-25 1983-10-25 Architettura di sistema di elaborazione dati.

Publications (2)

Publication Number Publication Date
KR850003008A true KR850003008A (ko) 1985-05-28
KR900002895B1 KR900002895B1 (ko) 1990-05-03

Family

ID=11206842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006639A KR900002895B1 (ko) 1983-10-12 1984-10-25 데이타처리 시스템 아키텍처

Country Status (8)

Country Link
US (1) US4665483A (ko)
EP (1) EP0141302B1 (ko)
JP (1) JPS60252978A (ko)
KR (1) KR900002895B1 (ko)
AU (1) AU562041B2 (ko)
CA (1) CA1216366A (ko)
DE (1) DE3479357D1 (ko)
IT (1) IT1206331B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214334B (en) * 1988-01-05 1992-05-06 Texas Instruments Ltd Integrated circuit
US4964034A (en) * 1984-10-30 1990-10-16 Raytheon Company Synchronized processing system with bus arbiter which samples and stores bus request signals and synchronizes bus grant signals according to clock signals
NO173304C (no) * 1984-12-20 1993-11-24 Honeywell Inc Dobbelt buss-system
US4809217A (en) * 1985-10-31 1989-02-28 Allen-Bradley Company, Inc. Remote I/O port for transfer of I/O data in a programmable controller
US4870562A (en) * 1986-03-20 1989-09-26 Nec Corporation Microcomputer capable of accessing internal memory at a desired variable access time
JP2509947B2 (ja) * 1987-08-19 1996-06-26 富士通株式会社 ネットワ−ク制御方式
US4935868A (en) * 1988-11-28 1990-06-19 Ncr Corporation Multiple port bus interface controller with slave bus
US5047921A (en) * 1989-01-31 1991-09-10 International Business Machines Corporation Asynchronous microprocessor random access memory arbitration controller
JPH0727488B2 (ja) * 1989-06-19 1995-03-29 株式会社日立製作所 メモリアクセス制御方式
JPH0324677A (ja) * 1989-06-21 1991-02-01 Oki Micro Design Miyazaki:Kk Ｃｐｕコア
JP4733219B2 (ja) * 1990-06-04 2011-07-27 株式会社日立製作所 データ処理装置およびデータ処理方法
JP2910303B2 (ja) * 1990-06-04 1999-06-23 株式会社日立製作所 情報処理装置
US6006302A (en) 1990-06-04 1999-12-21 Hitachi, Ltd. Multiple bus system using a data transfer unit
US5255374A (en) * 1992-01-02 1993-10-19 International Business Machines Corporation Bus interface logic for computer system having dual bus architecture
JP2550444B2 (ja) * 1991-03-07 1996-11-06 富士通株式会社 デバイス制御装置
US5379386A (en) * 1991-09-05 1995-01-03 International Business Machines Corp. Micro channel interface controller
EP0543652B1 (en) * 1991-11-19 1998-10-28 Fujitsu Limited Memory accessing device
CA2080608A1 (en) * 1992-01-02 1993-07-03 Nader Amini Bus control logic for computer system having dual bus architecture
US5261056A (en) * 1992-06-01 1993-11-09 The United States Of America As Represented By The Secretary Of The Air Force N-port wide bandwidth cross-link register
JP2587190B2 (ja) * 1992-09-04 1997-03-05 インターナショナル・ビジネス・マシーンズ・コーポレイション システム間チャネルページング機構
JPH06274638A (ja) * 1993-03-23 1994-09-30 Fuji Xerox Co Ltd ３バス接続システム
US5619687A (en) * 1994-02-22 1997-04-08 Motorola Inc. Queue system having a time-out feature and method therefor
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
JP3531368B2 (ja) * 1995-07-06 2004-05-31 株式会社日立製作所 コンピュータシステム及びバス間制御回路
JP2822986B2 (ja) * 1996-06-28 1998-11-11 日本電気株式会社 Ｄｍａ内蔵シングルチップマイクロコンピュータ
US5974259A (en) * 1996-09-18 1999-10-26 International Business Machines Corporation Data processing system and method of operation having input/output drivers with reduced power consumption and noise levels
GB9724028D0 (en) * 1997-11-13 1998-01-14 Advanced Telecommunications Mo Shared memory access controller
US6240481B1 (en) * 1997-12-22 2001-05-29 Konica Corporation Data bus control for image forming apparatus
US6347344B1 (en) 1998-10-14 2002-02-12 Hitachi, Ltd. Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor
JP3818621B2 (ja) * 1999-06-17 2006-09-06 株式会社日立超エル・エス・アイ・システムズ バスブリッジ回路およびデータ処理システム
US6952750B2 (en) * 2001-05-04 2005-10-04 Texas Instruments Incoporated Method and device for providing a low power embedded system bus architecture
US20050079508A1 (en) * 2003-10-10 2005-04-14 Judy Dering Constraints-based analysis of gene expression data
KR100604835B1 (ko) * 2004-02-24 2006-07-26 삼성전자주식회사 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법
KR100652690B1 (ko) * 2004-10-28 2006-12-07 엘지전자 주식회사 이동 통신 단말기의 멀티 프로세서 장치
JP4337783B2 (ja) * 2005-06-30 2009-09-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006331452A (ja) * 2006-07-31 2006-12-07 Hitachi Ltd バス制御方式及びコンピュータシステム
US8290924B2 (en) * 2008-08-29 2012-10-16 Empire Technology Development Llc Providing answer to keyword based query from natural owner of information
JP4599524B2 (ja) * 2009-08-11 2010-12-15 株式会社日立製作所 データ処理装置及び方法
JP4599525B2 (ja) * 2010-01-18 2010-12-15 株式会社日立製作所 データ処理装置およびデータ処理方法
US20130124822A1 (en) * 2011-11-14 2013-05-16 Moon J. Kim Central processing unit (cpu) architecture and hybrid memory storage system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1379319A (fr) * 1962-12-31 1964-11-20 Internat Business Maschines Co Circuit automatique de mise en marche d'une mémoire pour un système asynchrone de traitement de données
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3993981A (en) * 1975-06-30 1976-11-23 Honeywell Information Systems, Inc. Apparatus for processing data transfer requests in a data processing system
IT1089225B (it) * 1977-12-23 1985-06-18 Honeywell Inf Systems Memoria con dispositivo rivelatore e correttore a intervento selettivo
GB2032629B (en) * 1978-10-26 1982-09-15 Standard Telephones Cables Ltd Locating noise in communications systems
US4509140A (en) * 1980-11-10 1985-04-02 Wang Laboratories, Inc. Data transmitting link
US4415972A (en) * 1980-12-29 1983-11-15 Sperry Corporation Dual port memory interlock
US4495567A (en) * 1981-10-15 1985-01-22 Codex Corporation Multiprocessor/multimemory control system
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4587609A (en) * 1983-07-01 1986-05-06 Honeywell Information Systems Inc. Lockout operation among asynchronous accessers of a shared computer system resource

Also Published As

Publication number Publication date
EP0141302B1 (en) 1989-08-09
AU3351584A (en) 1985-05-02
EP0141302A3 (en) 1986-05-21
JPS60252978A (ja) 1985-12-13
KR900002895B1 (ko) 1990-05-03
IT1206331B (it) 1989-04-14
US4665483A (en) 1987-05-12
DE3479357D1 (en) 1989-09-14
CA1216366A (en) 1987-01-06
IT8323410A0 (it) 1983-10-25
EP0141302A2 (en) 1985-05-15
AU562041B2 (en) 1987-05-28

Similar Documents

Publication Publication Date Title
KR850003008A (ko) 데이타처리 시스템 아키텍처
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
WO1989005488A2 (en) A memory system
KR910005174A (ko) 이중영역 기억장치 제어기 및 그 제어방법
KR950033878A (ko) 버스 시스템
GB1373828A (en) Data processing systems
GB1357028A (en) Data exchanges system
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
GB1437985A (ko)
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR910008586A (ko) 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
GB1170587A (en) Data Processing System
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
JPS6431252A (en) Data bus width transformer
JPS6428735A (en) Interruption control system
SU970370A1 (ru) Устройство дл прерывани программ
KR850006090A (ko) 데이터 전송 시스템
KR970016985A (ko) 고속의 데이타 전송방법
KR950025550A (ko) 컴퓨터 시스템의 에스램(sram) 공유장치
KR900002190A (ko) 다중 채널 제어기
JP2504528B2 (ja) 主記憶制御装置間バス制御方式
SU643879A1 (ru) Микропроцессорное вычислительное устройство
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR910015931A (ko) 메모리공유 다중프로세서 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee