JPH06274638A - ３バス接続システム - Google Patents

Abstract

(57)【要約】 【目的】 第１のバスと第２のバスを第３のバスに接続
するとき、第３のバスのＣＰＵの負担を軽減し効率的な
データ処理を行うことができる。 【構成】 テキストバス（第１のバス）４１とグラフィ
ックバス（第２のバス）４２は接続装置６１を介してシ
ステムバス（第３のバス）１１と接続されている。第３
のバス１１が第１および第２のバス４１、４２に接続さ
れたメモリをアクセスするためにアドレスを送出する
と、アドレス変換テーブル８５、８６が対応するアドレ
スを変換して第１および第２のバス４１、４２に送出
し、これによって読み出されたデータ信号７１Ｄ、７９
Ｄがデータラッチ回路１０５、１０８でラッチされた
後、演算器９７で演算されてデータ信号７８Ｄとして第
３のバス１１に送られてくる。第３のバス１１に接続さ
れたＣＰＵは演算処理等から開放されることになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えばグラフィック処理
システムやページプリンタ制御システムにおける３つの
独立したバスを接続するための３バス接続システムに係
わり、特にテキストデータやイメージデータをそれぞれ
扱う２つのバスと、これらのデータを取り込んで印字や
表示を行うための処理を行う他の１つのバスとを接続す
るのに好適な３バス接続システムに関する。

【０００２】

【従来の技術】例えばグラフィック処理システムやペー
ジプリンタ制御システムでは、文字や数字、記号等から
なるテキスト情報と、図形やイメージ等のグラフィック
情報をそれぞれ個別に処理し、これらを出力時に合成し
てＣＲＴ等のディスプレイに表示したり、レーザプリン
タ等のプリンタで印字することが多い。このようにテキ
スト情報とグラフィック情報を個別に処理しているの
は、ビットマップ情報に展開する際の両者の処理が大き
く異なることによる。

【０００３】例えば、テキスト情報の場合には文字や記
号等を表わしたコードデータを解読して、予め用意され
ているフォントデータの中から対応するものを選択して
いる。そして、これをそのままビットマップ情報として
ビットマップメモリの所定位置に展開するか、必要な場
合にはこの選択されたフォントデータを拡大したり縮小
し、あるいはこれを回転させる等の処理を加えて同様の
展開処理を行うようにしている。これに対して、グラフ
ィック処理の場合には、図形の描画のための演算を行っ
たり、圧縮データについては伸長処理を行っている。ま
た、階調や解像度を出力側の装置に対応して変更する等
の処理を行っている。そして、このような処理を経た後
にビットマップメモリに展開処理を行うようになってい
る。

【０００４】図８は、従来のこのような処理システムの
一例としてページプリンタ制御システムを表わしたもの
である。このシステムで、システムバス１１にはシステ
ム制御を行うためのＣＰＵ（中央処理装置）１２が接続
されており、これにはシステムの操作のためのＣＲＴや
キーボード等の入出力装置１３が接続されている。この
他、システムバスに接続されているものとしては、ＣＰ
Ｕが実行する命令（プログラム）を格納したり、システ
ム制御のためのデータを一時的に格納するシステムメモ
リ１４や、フォントデータを格納するフォントメモリ１
５や、テキストデータを格納するテキストメモリ１６
や、前記したようにテキストデータとグラフィックデー
タを合成してページ単位で格納するページメモリ１７
や、他のシステム通信ケーブル１８を介して通信を行う
ための通信制御部１９がある。また、同様にこのシステ
ムの制御プログラム等の所定のデータを格納した磁気デ
ィスク２１に対して入出力制御を行うディスク制御装置
２２や、イメージ処理専用のプロセッサとしてのイメー
ジ処理プロセッサ２３や、グラフィックデータを格納す
るグラフィックメモリ２４や、レーザプリンタ等の印字
装置２５の制御を行う印字制御部２６も、システムバス
１１に接続されている。

【０００５】図９は、このような従来のページプリンタ
制御システムがその通信制御部を介してプリントデータ
を受信する制御の様子を表わしたものである。図８に示
した通信制御部１９は通信ケーブル１８を通じて受信し
た受信データをディスク制御装置２２に送り（ステップ
Ｓ１０１）、受信が終了したかどうかを判別する（ステ
ップＳ１０２）。そして、受信が終了していない間は
（Ｎ）、ステップＳ１０１に戻って受信データをディス
ク制御装置２２に次々送っていく。ディスク制御装置２
２では、これらを磁気ディスク２１に順次格納すること
になる。受信データの到来が終了すると（ステップＳ１
０２；Ｙ）、プリントデータの受信処理が終了する（エ
ンド）。

【０００６】図１０は、これに対して従来におけるプリ
ントデータの展開処理の内容を表わしたものである。図
８に示したディスク制御装置２２は磁気ディスク２１か
らテキストコードデータを一処理単位量だけ読み出し、
これをテキストメモリ１６へ転送する（ステップＳ２０
１）。イメージ処理プロセッサ２３はテキストデータを
構成するコードデータを用いてフォントメモリ１５から
対応する文字または記号のフォントデータを読み出し、
これをビットマップイメージに展開する（ステップＳ２
０２）。

【０００７】この後、ＣＰＵ１２は１ページ分の展開処
理が終了したかどうかを判別し（ステップＳ２０３）、
終了していない場合には（Ｎ）、ステップＳ２０１に戻
ってテキストコードデータを更に所定単位量だけ読み出
す。そして、これをテキストメモリ１６に転送する。以
下同様である。このようにして１ページ分の処理が終了
したら（ステップＳ２０３；Ｙ）、テキストデータの展
開処理が終了することになる。

【０００８】図１１は、従来におけるグラフィックデー
タの展開処理の内容を表わしたものである。図８に示し
たディスク制御装置２２は磁気ディスク２１からグラフ
ィックデータとしての一処理単位としてのコードデータ
を読み出し、これをグラフィックメモリ２４に転送す
る。イメージ処理プロセッサ２３はこのコードデータを
解読して、これをビットマップイメージに展開する（ス
テップＳ３０２）。

【０００９】この後、ＣＰＵ１２は１ページ分のコード
データによる展開処理が終了したかどうかを判別し、終
了していない場合には（Ｎ）、ステップＳ３０１に戻っ
てコードデータを更に所定単位量だけ読み出す。そし
て、これをグラフィックメモリ２４に転送する。以下同
様である。このようにして１ページ分の処理が終了した
ら（ステップＳ３０３；Ｙ）、グラフィックデータの展
開処理が終了することになる。

【００１０】図１２は、テキストメモリにおける領域の
分割態様の一例を表わしたものである。グラフィックメ
モリ２４（図８）の場合も同様である。テキストメモリ
１６は、それぞれ１ページずつのデータを格納するため
のページバッファ領域３１と、コードデータを格納する
コードデータ領域３２と、プログラムコード（命令）を
格納するプログラムコード領域３３と、作業領域３４に
分かれている。ここでページバッファ領域３１は、各ペ
ージの展開されたビットマップデータを格納するための
第０、第１、……のページバッファ領域に細分されてい
る。

【００１１】図８に示したイメージ処理プロセッサ２３
は、前記したステップＳ３０２でプログラムコード領域
３３に格納されたプログラムコードを用いて、コードデ
ータ領域３２に格納されたコードデータをビットマップ
データに展開し、該当するページのページバッファ領域
３１に格納することになる。このようにして、テキスト
メモリ１６には各ページのテキストデータによるビット
マップデータが展開され、グラフィックメモリ２４には
各ページのグラフィックデータによるビットマップデー
タが展開されることになる。

【００１２】図１３は、ビットマップ展開された後のテ
キストデータとグラフィックデータの合成処理の流れを
表わしたものである。まず、図８に示したイメージ処理
プロセッサ２３がテキストメモリ１６の該当するページ
のビットマップデータを読み出し（ステップＳ４０
１）、続いて同様にグラフィックメモリ２４の該当する
ページのビットマップデータを読み出す（ステップＳ４
０２）。この後、イメージ処理プロセッサ２３はこれら
ビットマップデータを対応するビットごとに演算する
（ステップＳ４０３）。例えばテキストデータとグラフ
ィックデータのそれぞれの画像を光学的に重ね合わせた
ような合成を得る場合には、対応するビットごとに両者
の論理和をとる演算処理が行われる。演算結果は、それ
らのビットの位置に対応させてページメモリ１７に書き
込まれる（ステップＳ４０４）。

【００１３】以上の処理が１作業単位について終了する
と、イメージ処理プロセッサ２３は１ページ分の作業が
終了したかどうかをチェックし（ステップＳ４０５）、
処理が終了していなければ（Ｎ）、ステップＳ４０１に
戻って同様の処理を継続する（ステップＳ４０１〜Ｓ４
０４）。１ページ分の処理が完了したと判別されると
（ステップＳ４０５；Ｙ）、そのページの合成処理が終
了することになる（エンド）。

【００１４】図１４は、この従来のページプリンタ制御
システムにおける印字処理の流れを表わしたものであ
る。図８に示した印字制御部２５は、ページメモリ１７
から例えば１ライン分のビットマップデータを読み出し
（ステップＳ５０１）、これを印字装置２５に出力する
（ステップＳ５０２）。このような処理は、印字装置２
５の印字測度に合わせて、１ページ分の処理が完了する
まで繰り返し行われることになる（ステップＳ５０
３）。

【００１５】このような従来のページプリンタ制御シス
テムでは、図１０で説明したテキストデータの展開処理
と、図１１で説明したグラフィックデータの展開処理と
が独立した処理であるにもかかわらず、イメージ処理プ
ロセッサ２３がこれらの処理を兼用するようになってい
た。このため、これらの処理は逐次交替して、あるいは
一方の処理が終了してから他方の処理を行うといった処
理方法が採られていた。このため、処理のための時間を
短縮することができないといった問題があった。

【００１６】このような問題を解決するためには、イメ
ージ処理プロセッサ２３を２つ使用して、テキストデー
タの展開処理とグラフィックデータの展開処理とをそれ
ぞれのプロセッサに専用で割り当てることが考えられ
る。しかしながら、このようにプロセッサを２個に増や
しても、これら２個のプロセッサとそれらの処理対象と
なるテキストメモリ１６およびグラフィックメモリ２４
が同一のシステムバス１１に接続されている。したがっ
て、実際にはシステムバス１１の輻輳が発生することに
なって、これらのプロセッサが処理を完全に並行して行
う場合に得られるような処理速度の大幅な向上を望むこ
とはできなかった。

【００１７】図１５は、このような問題点を解決するた
めに提案された３バス接続システムの構成を表わしたも
のである。この３バス接続システムは、テキストデータ
を処理するためのテキストバス４１と、グラフィックデ
ータを処理するためのグラフィックバス４２を新たに用
意しており、接続装置４３を介してシステムバス１１と
接続を行うようになっている。テキストバス４１にはテ
キストデータの処理を専用に行う第１のイメージ処理プ
ロセッサ２３₁ と、テキストメモリ１６およびフォント
メモリ１５が接続されている。グラフィックバス４２に
は、グラフィックデータの処理を専用に行う第２のイメ
ージ処理プロセッサ２３₂ と、グラフィックメモリ２４
が接続されている。システムバス１１には図８に示した
残りの回路装置が接続されている。

【００１８】このような３バス接続システムは、例えば
特開平２−２１９１５４号公報に開示されている。この
提案の３バス接続システムでは、テキストデータはテキ
ストバス４１を介して処理され、グラフィックデータは
グラフィックバス４２を介して処理されることになる。
したがって、両データの処理が独立かつ完全に並行して
行われるので、処理速度について従来指摘したような問
題は発生しない。

【００１９】

【発明が解決しようとする課題】しかしながら、この提
案の３バス接続システムではテキストメモリ１６に格納
されたビットマップデータをページメモリ１７に書き込
む動作と、グラフィックメモリ２４に格納されたビット
マップデータをこのページメモリ１７に書き込む動作と
がシステムバス１１上で競合するという問題が発生す
る。

【００２０】図１６は、一般に３バス接続システムとし
た場合のこのような競合関係を説明するためのものであ
る。ここでは、一般的な話として第１のバス５１₁ と第
２のバス５１₂ が接続装置５２を介して第３のバス５１
₃ と接続されている場合を説明する。第１のバス５１₁
と第２のバス５１₂ は、それぞれ排他的に第３のバス５
１₃ に接続されるようになっている。このような接続構
造では、第１および第２のバス５１₁ 、５１₂ 上のプロ
セッサがそれぞれ第３のバス５１₃ に接続されたページ
メモリ等のメモリに対して交互にアクセスを行う必要が
ある。また、第３のバス５１₃ 側のＣＰＵは、第１およ
び第２のバス５１₁ 、５１₂ に接続されたテキストメモ
リやグラフィックメモリ等のメモリのページバッファ等
に対してアクセスする必要が生じてくる。

【００２１】このようにこの提案では、本来システム制
御に専念するはずのＣＰＵ１２（図１５）がテキストバ
ス４１やグラフィックバス４２の該当領域にアクセスし
てテキストデータとグラフィックデータの合成処理（図
１３参照）を行わなければならなくなり、ＣＰＵ１２に
過度の負担を強いることになる。そして、この結果とし
て図１５に示したような３バス接続システムを実現して
も、システム全体の印字性能が向上しないといった問題
が発生した。

【００２２】そこで本発明の目的は、ＣＰＵの負担を軽
減し効率的なデータ処理を行うことのできる３バス接続
システムを提供することにある。

【００２３】本発明の他の目的は、テキストメモリとグ
ラフィックメモリを備えてこれらに格納されたビットマ
ップデータを合成処理して印字するページプリンタ制御
システムを実現する３バス接続システムで、ページメモ
リを不要とすることを目的とする。

【００２４】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）第１のバスと、（ロ）この第１のバスの特定
のアドレスを指定したときにアクセスすることのできる
データと１対１に対応するデータを他の特定のアドレス
を指定したときにアクセスすることのできる第２のバス
と、（ハ）これら第１および第２のバスからデータの転
送を受ける第３のバスと、（ニ）これら第１および第２
のバスと第３のバスの間に接続され、１対１に対応する
データをアクセスするためのアドレスを第３のバス側か
ら入力したとき、対応する第１のバスの特定アドレスと
第２のバスの特定アドレスにそれぞれ変換するアドレス
変換手段と、変換されたアドレスを対応する第１または
第２のバスにそれぞれ転送するアドレス転送手段とを備
えた接続装置とを３バス接続システムに具備させる。

【００２５】すなわち請求項１記載の発明では、例えば
テキストデータを扱うテキストバスからなる第１のバス
と、例えばグラフィックデータを扱うグラフィックバス
からなる第２のバスとを、例えば印字装置を接続したシ
ステムバスからなる第３のバスに接続装置を介して接続
する。そして、接続装置にはアドレス変換手段を用意さ
せ、第３のバスから仮想的なアドレスを接続装置に与え
れば、アドレス変換手段が第１および第２のバスに１対
１に対応するアドレスをこれらのバス用に変換し、アド
レス転送手段によってこれら変換後のアドレスを対応す
る第１または第２のバスに転送できるようにしている。
これにより、システムバス側のＣＰＵが３つのバスの管
理を行う必要がなくなり、その負担を軽減させることが
可能になる。

【００２６】請求項２記載の発明では、（イ）第１のバ
スと、（ロ）この第１のバスの特定のアドレスを指定し
たときにアクセスすることのできるデータと１対１に対
応するデータを他の特定のアドレスを指定したときにア
クセスすることのできる第２のバスと、（ハ）これら第
１および第２のバスからデータの転送を受ける第３のバ
スと、（ニ）これら第１および第２のバスと第３のバス
の間に接続され、１対１に対応するデータをアクセスす
るためのアドレスを第３のバス側から入力したとき、対
応する第１のバスの特定アドレスと第２のバスの特定ア
ドレスにそれぞれ変換するアドレス変換手段と、変換さ
れたアドレスを対応する第１または第２のバスにそれぞ
れ転送するアドレス転送手段と、これら第１および第２
のバスからこれらのアドレスに対応して転送されてきた
１対１に対応するデータを同期をとって第３のバスに転
送するデータ転送手段とを備えた接続装置とを３バス接
続システムに具備させる。

【００２７】すなわち請求項２記載の発明では、例えば
テキストデータを扱うテキストバスからなる第１のバス
と、例えばグラフィックデータを扱うグラフィックバス
からなる第２のバスとを、例えば印字装置を接続したシ
ステムバスからなる第３のバスに接続装置を介して接続
する。そして、接続装置にはアドレス変換手段を用意さ
せ、第３のバスから仮想的なアドレスを接続装置に与え
れば、アドレス変換手段が第１および第２のバスに１対
１に対応するアドレスをこれらのバス用に変換し、アド
レス転送手段によってこれら変換後のアドレスを対応す
る第１または第２のバスに転送できるようにしている。
また、接続装置にはこれら第１および第２のバスからそ
れぞれ転送されてきた１対１のデータを受信し、同期を
とって第３のバスに転送するデータ転送手段を配置して
いるので、これらのデータを例えば予め定めた順序で連
続的に第３のバスに転送することができ、システムバス
側のＣＰＵの処理の負担を更に軽減させることができ
る。

【００２８】請求項３記載の発明では、（イ）第１のバ
スと、（ロ）この第１のバスの特定のアドレスを指定し
たときにアクセスすることのできるデータと１対１に対
応するデータを他の特定のアドレスを指定したときにア
クセスすることのできる第２のバスと、（ハ）これら第
１および第２のバスからデータの転送を受けると共に１
対１に対応するデータの論理演算内容を指定するデータ
を転送する第３のバスと、（ニ）これら第１および第２
のバスと第３のバスの間に接続され、１対１に対応する
データをアクセスするためのアドレスを第３のバス側か
ら入力したとき、対応する第１のバスの特定アドレスと
第２のバスの特定アドレスにそれぞれ変換するアドレス
変換手段と、変換されたアドレスを対応する第１または
第２のバスにそれぞれ転送するアドレス転送手段と、論
理演算内容を指定するデータを受信してその指定内容の
論理演算を行う演算手段と、第１および第２のバスから
これらのアドレスに対応して転送されてきた１対１に対
応するデータを同期をとって演算手段に入力させる同期
手段と、演算手段の演算結果を第３のバスに転送するデ
ータ転送手段とを備えた接続装置とを３バス接続システ
ムに具備させる。

【００２９】すなわち請求項３記載の発明では、例えば
テキストデータを扱うテキストバスからなる第１のバス
と、例えばグラフィックデータを扱うグラフィックバス
からなる第２のバスとを、例えば印字装置を接続したシ
ステムバスからなる第３のバスに接続装置を介して接続
する。そして、接続装置にはアドレス変換手段を用意さ
せ、第３のバスから仮想的なアドレスを接続装置に与え
れば、アドレス変換手段が第１および第２のバスに１対
１に対応するアドレスをこれらのバス用に変換し、アド
レス転送手段によってこれら変換後のアドレスを対応す
る第１または第２のバスに転送できるようにしている。
また、接続装置には演算手段と同期手段を用意させ、第
１および第２のバスからそれぞれ転送されてきた１対１
のデータを受信し、同期をとって演算手段で論理演算で
きるようにし、第３のバスによって送られてきた演算の
指定内容で演算した結果を第３のバスに転送できるよう
にした。これによって、第３のバスにはすでに演算した
データが転送されてくるので、システムバス側のＣＰＵ
の負担を軽減できるばかりでなく、演算処理のために用
意したページメモリ等のメモリをシステムバス側から除
去することができる。

【００３０】

【実施例】以下実施例につき本発明を詳細に説明する。

【００３１】（３バス接続装置の概要）

【００３２】図１は本発明の一実施例でページプリンタ
制御システムを実現した３バス接続システムを表わした
ものである。図１５と同一部分には同一の符号を付して
おり、これらの説明を適宜省略する。この図に示したよ
うに本実施例の３バス接続システムでは、テキストバス
４１とグラフィックバス４２が接続装置６１を介してシ
ステムバス１１に接続されている。システムバス１１に
は、図１５に示したページメモリ１７が配置されていな
い。

【００３３】すなわち、本実施例で実現されたページプ
リンタ制御システムでは、接続装置６１内でビットマッ
プデータとして展開されたテキストデータと同じくビッ
トマップデータとして展開されたグラフィックデータが
合成され、システムバス１１を通じて印字制御部２６に
直接転送されるようになっている。印字制御部２６で
は、これら合成後のビットマップデータをある程度の量
蓄積するバッファメモリを備えており、印字装置２５が
ライン単位で印字を行う際に、その印字速度に合わせ
て、この合成後のビットマップデータを順次供給するよ
うになっている。

【００３４】（接続装置の構成）

【００３５】図２は、本実施例の接続装置の構成を表わ
したものである。接続装置６１は、したようにテキスト
バス４１とグラフィックバス４２ならびにシステムバス
１１を接続している。テキストバス４１のアドレス信号
７１Ａは、テキストバス・アドレスデコーダ７２に供給
されて解読され、その結果としてのセレクト（選択）信
号７３がシステムバス制御回路７４および競合検知回路
７５に供給されるようになっている。アドレス信号７１
Ａは、またテキストバス・出力バッファ７６にも供給さ
れる。テキストバス・出力バッファ７６はシステムバス
制御回路７４からそのオン・オフ制御を受けており、オ
ン時にはアドレス信号７１Ａをアドレス信号７８Ａとし
てシステムバス１１に送り出すようになっている。

【００３６】一方、グラフィックバス４２のアドレス信
号７９Ａは、グラフィックバス・アドレスデコーダ８１
に供給されて解読され、その結果としてのセレクト信号
８２がシステムバス制御回路７４および競合検知回路７
５に供給されるようになっている。アドレス信号７９Ａ
は、またグラフィックバス・出力バッファ８３にも供給
される。グラフィックバス・出力バッファ８３はシステ
ムバス制御回路７４からそのオン・オフ制御を受けてお
り、オン時にはアドレス信号７９Ａをアドレス信号７８
Ａとしてシステムバス１１に送り出すようになってい
る。

【００３７】また、システムバス１１のアドレス信号７
８Ａは、テキストバス用アドレス変換テーブル８５と、
グラフィックバス用アドレス変換テーブル８６の２つの
変換テーブルに供給されるようになっている。テキスト
バス用アドレス変換テーブル８５によって変換されたア
ドレス信号８７は、システムバス・出力バッファ８８を
介してアドレス信号７１Ａとしてテキストバス４１に転
送されるようになっている。システムバス・出力バッフ
ァ８８のオン・オフ制御は、システムバス制御回路７４
からテキストバス・出力バッファ７６に送られる制御信
号をインバータ８９によって論理反転した制御信号によ
って行われるようになっている。すなわち、テキストバ
ス４１からシステムバス１１にアドレス信号７１Ａが送
られるときにはテキストバス・出力バッファ７６がオン
となり、システムバス・出力バッファ８８がオフとな
る。この逆の場合には前者がオフとなり、後者がオンと
なることになる。

【００３８】グラフィックバス用アドレス変換テーブル
８６によって変換されたアドレス信号９１は、もう１つ
のシステムバス・出力バッファ９２を介してアドレス信
号７９Ａとしてグラフィックバス４２に転送されるよう
になっている。システムバス・出力バッファ９２のオン
・オフ制御は、システムバス制御回路７４からグラフィ
ックバス・出力バッファ８３に送られる制御信号をイン
バータ９３によって論理反転した制御信号によって行わ
れるようになっている。すなわち、グラフィックバス４
２からシステムバス１１にアドレス信号７９Ａが送られ
るときにはグラフィックバス・出力バッファ８３がオン
となり、システムバス・出力バッファ９２がオフとな
る。この逆の場合には前者がオフとなり、後者がオンと
なることになる。

【００３９】システムバス１１のアドレス信号７８Ａ
は、システムバス・アドレスデコーダ９４にも供給され
る。システムバス・アドレスデコーダ９４から解読結果
として出力される第１のセレクト信号９５は、ライトイ
ネーブル信号（ＷＥ）として演算コマンドレジスタ９６
に供給される。演算コマンドレジスタ９６は、演算器９
７がビットマップデータの合成を行うときの演算内容を
登録するレジスタである。

【００４０】システムバス・アドレスデコーダ９４から
解読結果として出力される第２のセレクト信号９８はテ
キストバス制御回路９９に供給される。テキストバス制
御回路９９は、テキストバス４１と制御信号７１Ｃの送
受信を行う回路である。システムバス・アドレスデコー
ダ９４から解読結果として出力される第３のセレクト信
号１０２は、グラフィックバス制御回路１０３に供給さ
れる。グラフィックバス制御回路１０３は、グラフィッ
クバス４２と制御信号７９Ｃの送受信を行う回路であ
る。

【００４１】次にデータ信号関係について説明する。テ
キストバス４１上のデータ信号７１Ｄはテキストデータ
ラッチ回路１０５に供給され、テキストバス制御回路９
９から供給されるラッチ制御信号１０６によってラッチ
され、演算器９７の一方の入力端子に供給されるように
なっている。グラフィックバス４２上のデータ信号７９
Ｄはグラフィックデータラッチ回路１０８に供給され、
グラフィックバス制御回路１０３から供給されるラッチ
制御信号１０９によってラッチされ、演算器９７の他方
の入力端子に供給されるようになっている。

【００４２】演算器９７は演算コマンドレジスタ９６か
ら供給される演算コマンド信号１１１に基づいてこれら
のデータ信号７１Ｄ、７９Ｄの演算を行い、その結果を
演算出力バッファ１１２に供給するようになっている。
演算出力バッファ１１２はシステムバス制御回路７４か
らオン・オフの制御信号１１３の供給を受けるようにな
っており、オン時にはデータ信号７８Ｄが出力されてシ
ステムバス１１に転送されるようになっている。

【００４３】一方、システムバス１１から転送されてき
たデータ信号７８Ｄは、演算コマンドレジスタ９６に供
給され、ここに演算コマンドを登録するようになってい
る。また、データ信号７８Ｄは第１および第２の双方向
出力バッファ１１５、１１６との関係で入出力されるよ
うになっている。ここで第１の双方向出力バッファ１１
５は、データ信号７１Ｄ、７８Ｄの入出力制御を行い、
第２の双方向出力バッファ１１６はデータ信号７９Ｄ、
７８Ｄの入出力制御を行うようになっている。

【００４４】ここで第１の双方向出力バッファ１１５に
は、テキストバス制御回路９９からオン・オフ制御のた
めのイネーブル信号１１８と方向選択信号１１９が供給
されるようになっている。方向選択信号１１９はテキス
トバス４１からのデータ信号７１Ｄをシステムバス１１
にデータ信号７８Ｄとして送出するのか、システムバス
１１からのデータ信号７８Ｄをテキストバス４１にデー
タ信号７１Ｄとして送出するのかを選択させる信号であ
る。同様の目的で、第２の双方向出力バッファ１１６に
は、グラフィックバス制御回路１０３からオン・オフ制
御のためのイネーブル信号１２１と方向選択信号１２２
が供給されるようになっている。

【００４５】競合検知回路７５は、テキストバス・アド
レスデコーダ７２、グラフィックバス・アドレスデコー
ダ８１およびシステムバス・アドレスデコーダ９４から
バスのアクセスについての制御信号を入力して競合の発
生を検知し、その結果、競合が発生したことが検知され
た場合にはバス競合信号１２４を出力し、システムバス
制御回路７４に供給するようになっている。

【００４６】（テキストバスからシステムバスへのアクセス動作）

【００４７】このような構成の３バス接続システムでま
ずテキストバス４１からシステムバス１１に対するアク
セスが行われる様子を説明する。テキストバス４１から
送られてきたアドレス信号７１Ａは接続装置６１内のテ
キストバス・アドレスデコーダ７２に供給され、ここで
システムバス１１へのアクセスであることが認識され
る。この認識結果は、セレクト信号７３によってシステ
ムバス制御回路７４に伝えられ、システムバス１１上で
サイクルが起動される。

【００４８】この状態で、テキストバス・出力バッファ
７６はオンとなり、システムバス・出力バッファ８８が
オフとなる。また、グラフィックバス４２からのアドレ
ス信号７９Ａを伝達するためのグラフィックバス・出力
バッファ８３もオフとなる。更に、テキストバス４１上
のデータ信号７１Ｄをシステムバス１１側に転送するた
めの第１の双方向出力バッファ１１５はオンとなり、演
算出力バッファ１１２はオフとなる。演算出力バッファ
１１２がオフとなるのは、テキストデータとグラフィッ
クデータの双方のビットマップデータが合成されて出力
される段階ではないからである。第１の双方向出力バッ
ファ１１５が方向選択信号１１９によってどちらにデー
タ信号の送り出しを行うかは、テキストバス４１のサイ
クルがデータの読出サイクルか書込サイクルかによって
決定される。

【００４９】グラフィックバス４２からシステムバス１
１に対してアクセスが行われる場合の制御は、テキスト
バス４１からシステムバス１１に対するアクセスと同様
にして行われる。これについての詳細な説明は省略す
る。

【００５０】（システムバスから特定アドレスへの読出アクセス）

【００５１】次に、システムバス１１から特定アドレス
に対する読出アクセスが行われる場合を説明する。シス
テムバス１１からテキストバス４１とグラフィックバス
４２に対するテキストデータならびにグラフィックデー
タの読み出しのためのアクセスについては、システムバ
ス・アドレスデコーダ９４がこれを認識する。また、テ
キストバス４１についてのアクセスに対しては、テキス
トバス用アドレス変換テーブル８５がこれをテキストバ
ス４１用のアドレス信号７１Ａに変換する。グラフィッ
クバス４２についてのアクセスに対しては、グラフィッ
クバス用アドレス変換テーブル８６がこれをグラフィッ
クバス４２用のアドレス信号９１に変換することにな
る。

【００５２】このうちテキストバス４１に対するアクセ
スについては、システムバス・出力バッファ８８がオン
となり、変換後のアドレス信号８７がアドレス信号７１
Ａとしてテキストバス４１に転送される。グラフィック
バス４２に対するアクセスについては、システムバス・
出力バッファ９２がオンとなり、変換後のアドレス信号
９１がアドレス信号７９Ａとしてグラフィックバス４２
に転送されることになる。このようにして読み込まれた
データ信号７１Ｄ、７９Ｄは、それぞれテキストデータ
ラッチ回路１０５あるいはグラフィックデータラッチ回
路１０８にラッチされて、演算器９７に入力される。演
算器９７には演算コマンドレジスタ９６から演算コマン
ド信号１１１が供給されるようになっている。

【００５３】図３は、演算コマンドレジスタから出力さ
れる演算コマンド信号による演算内容を表わしたもので
ある。演算コマンド信号１１１は２ビット構成となって
おり、それらが“００”のときには２つのデータ信号７
１Ｄ、７９Ｄの論理和をとるようになっている。また、
“０１”の場合には、論理積をとるようになっている。
これは、両データ信号７１Ｄ、７９Ｄ共に印字ビット
（“黒”）のときのみに、その画素を印字ビット
（“黒”）とするような画像処理に用いられる。

【００５４】演算コマンド信号１１１が“１０”の場合
には、排他的論理和がとられるようになっている。これ
は、例えば黒色の文字と黒色のグラフィックが合成され
る場合に、文字の部分を白色に反転させるような画像処
理に用いられる。演算コマンド信号１１１が“１１”の
場合には、２つのデータ信号７１Ｄ、７９Ｄの信号状態
にかかわらず、常に演算結果として信号“１”を出力す
るようになっている。これはたとえばページプリンタ制
御システムの診断を行う際に使用されるものである。

【００５５】図４は、演算器による合成の様子をテキス
トメモリ、グラフィックメモリと印刷用紙に対する印刷
結果の関係で表わしたものである。テキストメモリ１６
（図１参照）には、“ａｂｃｄ”等のテキストデータが
ビットマップデータとして展開されており、そのｍ番地
（ｍは任意の整数）のデータがデータ信号７１Ｄとして
演算器９７の一方の入力端子に供給される。このとき、
演算器９７の他方の入力端子には、グラフィックメモリ
２４に展開された三角形等のグラフィックのビットマッ
プデータにおける同一のｍ番地のデータがデータ信号７
９Ｄとして供給されている。演算器９７は指示された演
算内容でこれらを論理演算し、データ信号７８Ｄとして
システムバス１１（図１）を介して印字制御部２６（図
１）に供給することになる。この結果として、印刷用紙
１３１のｍ番地に対応する印字位置には、この演算結果
が印字されることになる。

【００５６】印字制御部２６は、テキストメモリ１６お
よびグラフィックメモリ２４に展開されたデータを１ラ
インずつ読み出すように“ｍ”の値を変化させながらデ
ータ信号７８Ｄの供給を受けるので、印刷用紙１３１に
はこれらに展開された画像のイメージが合成された形で
１ページ分の印字が行われることになる。すなわち、シ
ステムバス１１側は、合成のためのページメモリを必要
とせずに１ページ分の印字を行うことができる。また、
ＣＰＵ１２は予め合成のための指示内容を演算コマンド
信号１１１として接続装置６１に与えておくだけでよ
く、画像の合成を行う労力から開放されることになる。

【００５７】図５は、システムバスから特定アドレスに
対する読出アクセスが行われる場合のアドレス変換の様
子を表わしたものである。本実施例の３バス接続システ
ムでは、システムバス１１側から例えば第０ページの印
字を行うためのアドレス領域（第０の共通アドレス領
域）のアドレスを順次与えていけば、接続装置６１内の
アドレス変換テーブル８５、８６によってそれぞれテキ
ストバス４１用の第０ページのアドレス領域（第０の共
通アドレス領域）のアドレスとグラフィックバス４２用
の第０ページのアドレス領域（第０の共通アドレス領
域）のアドレスに順次変換が並行して行われる。第１ペ
ージの印字を行うためのアドレス領域（第１の共通アド
レス領域）についても同様である。

【００５８】テキストバス４１のアドレス空間とグラフ
ィックバス４２のアドレス空間との間で第０および第１
の共通アドレス領域の配置が異なっているのは、システ
ムバス１１のアドレス空間からテキストバス４１および
グラフィックバス４２のアドレス空間へのアドレス変換
が必ずしも同一領域に対応させて行われる必要がないこ
とを示したものである。

【００５９】なお、この図５で第２のアドレス領域はテ
キストバス４１に固有のデータを格納したアドレス領域
であり、第３のアドレス領域はグラフィックバス４２に
固有のデータを格納したアドレス領域である。したがっ
て、これらの領域のデータを書き込む際には、システム
バス１１が側からこれらに１対１に対応したアドレスが
与えられることになる。すなわちこれらの固有のデータ
については、アドレス変換テーブル８５、８６が対応す
る１つのアドレス空間のアドレスに変換することにな
る。

【００６０】図６は、ビットマップ合成および印字処理
の流れを表わしたものである。図１に示した印字制御部
２６は、システムバス１１側から見た仮想のページバッ
ファに対して作業単位のデータを読み出し（ステップＳ
６０１）、これを印字装置２５に合成後のビットマップ
データとして供給する（ステップＳ６０２）。このよう
な処理は、１ページ分の処理完了まで行われることにな
る（ステップＳ６０３）。

【００６１】このようにシステムバス１１側では、従来
存在したページバッファ１７（図１５参照）から合成後
のデータを読み出す代わりに、仮想的なページバッファ
に対するアドレスを接続装置６１に与え、この接続装置
６１から合成した後のデータを受信することで従来と同
様な印字処理を行うことができる。しかも、本実施例の
場合には図１５で説明した従来のシステムと比較して、
接続装置６１内でデータの合成を行っているので、ＣＰ
Ｕ１２の負担が大幅に軽減される他、システムバス１１
に対するアクセスの頻度も低下して、処理速度の向上を
図ることができる。

【００６２】図７は、システムバス側から読出アクセス
を行った場合に接続装置から合成後のデータを得るまで
の時間的な推移の一例を表わしたものである。同図
（ａ）はシステムバス１１を、同図（ｂ）はテキストバ
ス４１を、また同図（ｃ）はグラフィックバス４２を表
わしている。

【００６３】まず、時刻ｔ₁ に印字制御部２６がシステ
ムバス１１に対する使用要求Ｒ₁ を行ったとする。シス
テムバス１１に対する調停Ａ₁ が行われ、時刻ｔ₂ にバ
ス使用許可Ｇ₁ が行われる。これによって、印字制御部
２６はシステムバス１１を用いて接続装置に仮想ページ
メモリのアドレスを送出する。これを基にして、ほぼ同
一時刻ｔ₃ に接続装置６１からテキストバス４１および
グラフィックバス４２に対する使用要求Ｒ₂ 、Ｒ₃ が行
われる。

【００６４】この後、それぞれのバス４１、４２に対す
る調停Ａ₂ 、Ａ₃ が行われ、例えば時刻ｔ₄ にテキスト
バス４１に対するバス使用許可Ｇ₂ が行われる。この例
では、これより後の時刻ｔ₅ にグラフィックバス４２に
対するバス使用許可Ｇ₃ が行われる。そこで、これらの
時刻ｔ₄ またはｔ₅ から対応するバス４１、４２に対し
て接続装置６１によるアクセスが行われることになる。

【００６５】この結果、例えばテキストバス４１につい
ては、そのテキストメモリ１６からビットマップデータ
としてのテキストデータのうち該当する番地のデータが
データ信号７１Ｄとして接続装置６１に転送され、時刻
ｔ₆ にテキストデータラッチ回路１０５にラッチされ
る。グラフィックバス４２については、そのグラフィッ
クメモリ２４からビットマップデータとしてのグラフィ
ックデータのうち該当する番地のデータがデータ信号７
９Ｄとして接続装置６１に転送され、時刻ｔ₇ にグラフ
ィックデータラッチ回路１０８にラッチされる。

【００６６】演算器９７は、両データ信号７１Ｄ、７９
Ｄがラッチした時刻ｔ₇ 以後においてこれらの論理演算
ＯＰを行う。そして、時刻ｔ₈ にその結果をデータ信号
７８Ｄとしてシステムバス１１に送出し、印字制御部２
６にこれを転送させることになる。なお、システムバス
１１を介して印字制御部２６に１回で転送される合成後
のデータは、１ライン単位であってもよいし、印字制御
部２６内のバッファに一度に格納される最大量あるいは
これに近い所定の量ずつ転送するようにしてもよい。

【００６７】（発明の変形可能性）

【００６８】以上説明した実施例では３バス接続システ
ムを、テキストバス４１とグラフィックバス４２がシス
テムバス１１に接続される形態として説明したが、これ
に限るものではない。また、実施例ではページプリンタ
制御システムに適用される３バス接続システムについて
説明したが、プリンタ以外にディスプレイ、複写機等の
他の分野についても本発明を同様に適用することができ
ることはもちろんである。

【００６９】また、実施例ではシステムバス（第３のバ
ス）１１にのみＣＰＵを配置したが、テキストバス（第
１のバス）４１やグラフィックバス（第２のバス）４２
にも必要に応じてＣＰＵを配置してもよいことはもちろ
んである。更に演算器９７の演算内容は、バスを使用し
たデータ処理装置の性格によって各種の変形が可能であ
ることもいうまでもない。

【００７０】更に、実施例では接続装置６１内に演算器
９７を配置し、データ信号７１Ｄ、７９Ｄのラッチ出力
をこれに与えて論理演算を行わせることにしたが、請求
項１あるいは請求項２に記載したように演算を特に行う
必要はない。すなわち、テキストバス（第１のバス）４
１およびグラフィックバス（第２のバス）４２から送ら
れてくるデータ信号７１Ｄ、７９Ｄを、単純にシステム
バス（第３のバス）１１にそのまま個別に転送するよう
にしてもよいし、両データ信号７１Ｄ、７９Ｄが共に受
信されるまで待機して、これらを所定の順序で連結し、
１つのデータ信号としてシステムバス１１に転送するよ
うにしてもよい。

【００７１】

【発明の効果】このように請求項１記載の発明では、第
１のバスと第２のバスのそれぞれと第３のバスを接続装
置で接続し、この接続装置に、第１および第２のバスか
ら１対１の関係でアクセスすべきデータのアドレスを第
３のバス側から与えたときこれを第１のバスおよび第２
のバスでそれぞれアクセスすべきデータのアドレスに変
換するアドレス変換手段を具備させた。したがって、第
３のバス側で第１および第２のバス上のアドレスをいち
いち意識することなく、仮想的な１系統のアドレスを使
用するだけで第１のバスと第２のバス上の必要なデータ
を読み出したり、これらのバスに所定のデータを送出す
ることができる。

【００７２】また、請求項２記載の発明では、第１のバ
スと第２のバスのそれぞれと第３のバスを接続装置で接
続し、この接続装置に、第１および第２のバスから１対
１の関係でアクセスすべきデータのアドレスを第３のバ
ス側から与えたときこれを第１のバスおよび第２のバス
でそれぞれアクセスすべきデータのアドレスに変換する
アドレス変換手段を具備させると共に、第１および第２
のバスから１対１に対応したデータの読み出しを行うと
きには、これらのバスから送られてくるデータを受信し
て互いに同期をとって第３のバスに転送するデータ転送
手段も接続装置に具備させた。

【００７３】これにより、例えば第１のバスにアドレス
を送出した結果としてこれから転送されてきたデータ
と、第２のバスにアドレスを送出した結果としてこれか
ら転送されてきたデータとが、バスの調停時間のバラツ
キ等によって大きく変化したような場合にも、これらが
揃うまで接続装置側で待機し、連結されたデータとして
第３のバスに一括転送を行うことができる。この結果、
第３のバスでは１対１に対応するデータの受信処理を簡
略化することができるばかりでなく、第３のバスの使用
の効率化を図ることができる。また、第１および第２の
バスあるいはこれらの一方から対応するデータが転送さ
れてこなかったような場合にも、接続装置側でこれに対
する対応をとり、必要な場合には第３のバスにその結果
を報告することができ、第３のバスに接続されたＣＰＵ
等の処理負担を軽減することができる。

【００７４】更に請求項３記載の発明によれば、第１の
バスと第２のバスのそれぞれと第３のバスを接続装置で
接続し、この接続装置に、第１および第２のバスから１
対１の関係でアクセスすべきデータのアドレスを第３の
バス側から与えたときこれを第１のバスおよび第２のバ
スでそれぞれアクセスすべきデータのアドレスに変換す
るアドレス変換手段を具備させると共に、所定の演算を
行う演算手段と、第１および第２のバスから１対１に対
応したデータの読み出しを行うときには、これらのバス
から送られてくるデータを受信して同期をとってこの演
算手段に入力させる同期手段を接続装置に具備させるこ
とにした。また、これに対応させて第３のバス側から接
続装置に対して演算手段の演算内容を指定できるように
した。

【００７５】この結果、第３のバス側からのアクセスに
よって第１および第２のバスから１対１に対応するデー
タが接続装置に転送されてきたとき、接続装置側でこれ
らを一緒に演算手段に与えて論理演算を行わせることが
できる。したがって、画像の合成処理等の比較的簡単な
処理を接続装置側で行うことができ、この結果としての
データを第３のバスに転送することができるので、転送
するデータの量を減少させることが可能であり、第３の
バスに接続されたＣＰＵ等の処理負担を軽減させるばか
りでなく、第１および第２のバスが第３のバスを専有す
る割合が減少することによって第３のバス上でのデータ
処理全体を効率化することができる。

【図面の簡単な説明】

【図１】 本発明の一実施例でページプリンタ制御シス
テムを実現した３バス接続システムを表わしたシステム
構成図である。

【図２】 本実施例の接続装置の具体的な回路構成を表
わしたブロック図である。

【図３】 演算コマンドレジスタから出力される演算コ
マンド信号による演算内容を表わした説明図である。

【図４】 演算器による合成の様子をテキストメモリ、
グラフィックメモリと印刷用紙に対する印刷結果の関係
で表わした説明図である。

【図５】 システムバスから特定アドレスに対する読出
アクセスが行われる場合のアドレス変換の様子を表わし
た説明図である。

【図６】 ビットマップ合成および印字処理の流れを表
わした流れ図である。

【図７】 システムバス側から読出アクセスを行った場
合に接続装置から合成後のデータを得るまでの時間的な
推移の一例を表わしたタイミング図である。

【図８】 従来のページプリンタ制御システムを表わし
たシステム構成図である。

【図９】 従来のページプリンタ制御システムがその通
信制御部を介してプリントデータを受信する制御の様子
を表わした流れ図である。

【図１０】 従来におけるプリントデータの展開処理の
内容を表わした流れ図である。

【図１１】 従来におけるグラフィックデータの展開処
理の内容を表わした流れ図である。

【図１２】 テキストメモリにおける領域の分割態様の
一例を表わした説明図である。

【図１３】 従来におけるビットマップ展開された後の
テキストデータとグラフィックデータの合成処理の流れ
を表わした流れ図である。

【図１４】 従来のページプリンタ制御システムにおけ
る印字処理の流れを表わした流れ図である。

【図１５】 従来提案された３バス接続システムの構成
を表わしたシステム構成図である。

【図１６】 従来提案された３バス接続システムにおけ
る競合関係を示す説明図である。

【符号の説明】

１１…システムバス（第３のバス）、１２…ＣＰＵ、１
６…テキストメモリ、２３₁ 、２３₂ …イメージ処理プ
ロセッサ、２４…グラフィックメモリ、２５…印字装
置、２６…印字制御部、４１…テキストバス（第１のバ
ス）、４２…グラフィックバス（第２のバス）、６１…
接続装置、７１Ａ…（テキストバスの）アドレス信号、
７１Ｄ…（テキストバスの）データ信号、７２…テキス
トバス・アドレスデコーダ、７４…システムバス制御回
路、７８Ａ…（システムバスの）アドレス信号、７８Ｄ
…（システムバスの）データ信号、７９Ａ…（グラフィ
ックバスの）アドレス信号、７９Ｄ…（グラフィックバ
スの）データ信号、８１…グラフィックバス・アドレス
デコーダ、８５…テキストバス用アドレス変換テーブ
ル、８６…グラフィックバス用アドレス変換テーブル、
９４…システムバス・アドレスデコーダ、９６…演算コ
マンドレジスタ、９７…演算器、９９…テキストバス制
御回路、１０３…グラフィックバス制御回路、１０５…
テキストデータラッチ回路、１０８…グラフィックデー
タラッチ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のバスと、 この第１のバスの特定のアドレスを指定したときにアク
   セスすることのできるデータと１対１に対応するデータ
   を他の特定のアドレスを指定したときにアクセスするこ
   とのできる第２のバスと、 これら第１および第２のバスからデータの転送を受ける
   第３のバスと、 これら第１および第２のバスと第３のバスの間に接続さ
   れ、前記１対１に対応するデータをアクセスするための
   アドレスを第３のバス側から入力したとき、対応する第
   １のバスの特定アドレスと第２のバスの特定アドレスに
   それぞれ変換するアドレス変換手段と、変換されたアド
   レスを対応する第１または第２のバスにそれぞれ転送す
   るアドレス転送手段とを備えた接続装置とを具備するこ
   とを特徴とする３バス接続システム。
2. 【請求項２】 第１のバスと、 この第１のバスの特定のアドレスを指定したときにアク
   セスすることのできるデータと１対１に対応するデータ
   を他の特定のアドレスを指定したときにアクセスするこ
   とのできる第２のバスと、 これら第１および第２のバスからデータの転送を受ける
   第３のバスと、 これら第１および第２のバスと第３のバスの間に接続さ
   れ、前記１対１に対応するデータをアクセスするための
   アドレスを第３のバス側から入力したとき、対応する第
   １のバスの特定アドレスと第２のバスの特定アドレスに
   それぞれ変換するアドレス変換手段と、変換されたアド
   レスを対応する第１または第２のバスにそれぞれ転送す
   るアドレス転送手段と、これら第１および第２のバスか
   らこれらのアドレスに対応して転送されてきた前記１対
   １に対応するデータを同期をとって第３のバスに転送す
   るデータ転送手段とを備えた接続装置とを具備すること
   を特徴とする３バス接続システム。
3. 【請求項３】 第１のバスと、 この第１のバスの特定のアドレスを指定したときにアク
   セスすることのできるデータと１対１に対応するデータ
   を他の特定のアドレスを指定したときにアクセスするこ
   とのできる第２のバスと、 これら第１および第２のバスからデータの転送を受ける
   と共に前記１対１に対応するデータの論理演算内容を指
   定するデータを転送する第３のバスと、 これら第１および第２のバスと第３のバスの間に接続さ
   れ、前記１対１に対応するデータをアクセスするための
   アドレスを第３のバス側から入力したとき、対応する第
   １のバスの特定アドレスと第２のバスの特定アドレスに
   それぞれ変換するアドレス変換手段と、変換されたアド
   レスを対応する第１または第２のバスにそれぞれ転送す
   るアドレス転送手段と、前記論理演算内容を指定するデ
   ータを受信してその指定内容の論理演算を行う演算手段
   と、第１および第２のバスからこれらのアドレスに対応
   して転送されてきた前記１対１に対応するデータを同期
   をとって前記演算手段に入力させる同期手段と、前記演
   算手段の演算結果を第３のバスに転送するデータ転送手
   段とを備えた接続装置とを具備することを特徴とする３
   バス接続システム。