JP3053196B2 - イメージデータのラスタ変換装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ホストコンピュータからの作図コマンド等
によって生成されるベクタデータ及びCADシステムから
供給されるベクタデータ等をラスタデータに変換するイ
メージデータのラスタ変換装置に関する。

［従来の技術］ ベクタデータによって構成されるイメージデータを、
静電プリンタ、サーマルプリンタ、LEDプリンタ及びCRT
ディスプレイ等のラスタ型出力装置に出力するために
は、ベクタデータをラスタデータに変換するためのラス
タ変換装置を使用する必要がある。従来、この種のラス
タ変換装置では、ベクタデータを、例えばDDA（digital
differential analyzer）等の手法を使用してビットマ
ップデータに展開し、全画素対応のビットマップメモリ
に一旦格納したのち、上記ビットマップメモリからの順
次的な読出動作を行なうことによりラスタデータを得る
ようにしている。

一方、例えばAOサイズの図面を400ドット／インチの
解像度で格納する場合、必要とされるビットマップメモ
リの容量は30Mバイトにも達する。このため、A1,A0サイ
ズといった大型の出図装置等で全画素対応のビットマッ
プメモリを使用するとなると、大幅なコストアップを招
いてしまう。

そこで、１枚の図面を複数本のバンドに分割し、バン
ド単位でビットマップ展開を行なうことにより、使用す
るビットマップメモリの容量を、例えば2Mバイト程度ま
で削減するようにしたバンディング方式のラスタ変換装
置も知られている。

［発明が解決しようとする課題］ しかしながら、上述した従来のラスタ出力装置では、
全画素対応方式及びバンディング方式のいずれの場合で
も、ベクタデータをビットマップ展開してビットマップ
メモリへ書き込む際の時間と、ビットマップメモリから
ビットマップデータを読み出す時間とに多くの時間を費
やしてしまい、ベクタデータが入力されてからラスタ出
力が得られるまでに非常に時間がかかるという問題点が
あった。

また、従来のバンディング方式の場合には、同様の理
由により、バンド毎に出図動作が停止して、スムーズな
出図動作を行なうことができないという問題点があっ
た。

本発明はかかる問題点に鑑みてなされたものであっ
て、ベクタデータの入力からラスタデータの出力までの
時間を大幅に短縮することができると共に、スムーズな
出図動作を行なうことが可能なイメージデータのラスタ
出力装置を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るイメージデータのラスタ出力装置は、１
枚の描画範囲を複数本のバンドに分割し、各バンド単位
でベクタデータをビットマップ展開してラスタデータを
得るイメージデータのラスタデータ変換装置であって、
展開すべきベクタデータをそれが描画されるバンドの情
報と共に記憶するベクタデータ記憶手段と、前記ベクタ
データから展開される所定バンド幅のビットマップデー
タをそれぞれ格納する第１及び第２のビットマップメモ
リと、前記ベクタデータ記憶手段から処理すべきバンド
のベクタデータのみを前記バンドの情報に基づいて抽出
し、この抽出されたベクタデータをビットマップデータ
に展開して前記第１のビットマップメモリに書き込む書
込制御と前記第１のビットマップメモリに書き込まれた
ビットマップデータをラスタデータとして読み出す読出
制御とを行う第１の制御手段と、この第１の制御手段で
処理すべきバンドとは異なるバンドのベクタデータのみ
を前記ベクタデータ記憶手段から前記バンドの情報に基
づいて抽出し、この抽出されたベクタデータをビットマ
ップデータに展開して前記第２のビットマップメモリに
書き込む書込制御と前記第２のビットマップメモリに書
き込まれたビットマップデータをラスタデータとして読
み出す読出制御とを行う第２の制御手段とを有し、前記
第１及び第２の制御手段は、その一方が書込制御を行っ
ている期間に、他方が読出制御を行うものであることを
特徴とする ［作用］ 本発明によれば、前記第１及び第２の制御手段のうち
の一方が、一方のビットマップメモリに書込制御を行っ
ている期間に、他方の制御手段が他方のビットマップメ
モリから読出制御を行うので、ビットマップデータの展
開とラスタ出力とを同時並列的に実行することができ
る。このため、ベクタデータの入力からラスタデータの
出力までの時間を大幅に短縮することができる。

また、本発明によれば、一方のビットマップメモリか
らのラスタ出力を行なっている期間に、他方のビットマ
ップメモリへのビットマップ展開を行なっているので、
ラスタ出力が他方のビットマップメモリへ切り替った際
には、直ちにラスタ出力を開始させることができ、よど
みがない連続的な出図動作を行うことができる。

［実施例］ 以下、添付の図面を参照して本発明の実施例について
説明する。

第１図は本発明の実施例に係るイメージデータのラス
タ変換装置を示す機能ブロック図である。

ホストコンピュータ等から与えられる作図コマンド
（各社プロッタコマンド）は、インタフェース回路１を
介して入力データ用バッファ２に格納されるようになっ
ている。入力データ用バッファ２に格納された作図コマ
ンドは、コマンド解析部３に順次供給されている。

コマンド解析部３は、キーパネル４から与えられる作
図制御情報を基に、与えられた作図コマンドを解析する
もので、その解析結果は、ベクタデータ変換部５に供給
されている。ベクタデータ変換部５は、与えられたコマ
ンド解析結果をベクタデータに変換する。得られたベク
タデータは、ベクタデータ用バッファ６に一旦格納され
るようになっている。

ベクタデータ用バッファ６に格納されたベクタデータ
は、ビットマップ展開部７に供給されている。ビットマ
ップ展開部７は、ベクタデータをバンド単位でビットマ
ップ展開する。

ビットマップ展開部７で展開されたビットマップデー
タは、２系統に分配されてバッファリングされるように
なっている。即ち、１つの系統は、第１の制御手段であ
るグラフィックプロセッサ（以下、GPと呼ぶ）８を介し
て出図制御部12にラスタデータを供給する系統であり、
この系統ではバッファメモリとして2Mバイトの容量のバ
ンド幅のビットマップメモリであるラスタメモリ10が使
用されている。また、他の１つの系統は、第２の制御手
段であるGP9を介して出図制御部12にラスタデータを供
給する系統であり、この系統ではバッファメモリとして
2Mバイトの容量のバンド幅のビットマップメモリである
ラスタメモリ11が使用されるようになっている。GP8,9
は、並列に動作を行い、一方がラスタメモリ10,11に対
応する書き込みを行っている間に、他方がラスタメモリ
10,11からデータの読み出しを行うものとなっている。
なお、GP8,9としては、例えば日本電気製のμPD72120等
が好適である。

第２図は、第１図の装置を実現するハードウェア構成
例を示すブロック図である。

この装置では、GP8,9を介して２つのCPU（中央処理装
置）21,22が接続されている。CPU21は、コマンド解析、
ベクタデータ変換及びビットマップ展開等の処理を実行
する。また、CPU22は、ドライバ24を介して図示しない
ラスタ出力装置に対する出図制御を実行する。CPU21,22
をつなぐ通信用メモリ23は、両CPU21,22がお互いの処理
の終了を相手方に知らせるための通信に使用される。

なお、第２図において第１図と同一符号を付した部分
は、第１図のものと同一のものである。

次にこのように構成された本実施例に係るラスタ変換
装置の動作について説明する。

先ず、第１図において、ホスト側からインタフェース
回路１を介して作図コマンドが入力されると、この作図
コマンドは、一旦入力データ用バッファ２に格納され
る。

入力データ用バッファ２に所定数の作図コマンドが格
納されると、コマンド解析部３が起動され、キーパネル
４により指示された作図制御情報を基に、コマンドの解
析が行われる。

続いてベクタデータ変換部５が起動され、コマンド解
析部３での解析結果からイメージデータを構成するベク
タデータが生成される。なお、ここでは、第３図に示す
ように、１枚のイメージデータを＃１〜＃ｎまでのｎ本
のバンドデータに分割し、各バンド単位でビットマップ
展開を行なうバンディング方式を採用している。そこ
で、例えば第４図に示すように、生成されたベクタデー
タ31には、夫々それが含まれるバンド情報32が付加され
るようになっている。ここで変換されたベクタデータ
は、ベクタデータ用バッファ６に順次格納される。

コマンド解析部３が出図コマンドを解析したら、或い
は、キーパネル４でＰ−OUT−keyが押されたら、ビット
マップ展開部７が起動される。

第５図はビットマップ展開部７での処理を説明するた
めの模式図である。

ビットマップ展開部７は、先ず、第５図（ａ）に示す
ように、バンドNo.＃１のベクタデータを、ビットマッ
プ展開する。展開されたビットマップデータは、GP8の
制御の下でラスタメモリ10に格納されていく。バンドN
o.＃１のベクタデータが全て展開されたら、ビットマッ
プ展開部７は、出図制御部12に展開終了を通知すると共
に、次のバンドNo.＃２のベクタデータのビットマップ
展開を開始する。

バンドNo.＃２のビットマップ展開が開始されると、
第５図（ｂ）に示すように、展開されたビットマップデ
ータが今度はGP9の制御の下でラスタメモリ11に格納さ
れていく。

一方、出図制御部12では、ビットマップ展開部７から
の前記展開終了の通知を受けると、直ちにGP8にデータ
の出力を要求するので、GP8はラスタメモリ10から出図
制御部12にバンドNo.＃１のラスタデータを供給する。

従って、このときには、バンドNo.＃２のビットマッ
プ展開と、バンドNo.＃１の出図とが同時並列的に行わ
れることになる。

出図が完了したら、出図制御部12からビットマップ展
開部７に出図完了が通知される。同じく、ビットマップ
展開が終了したら、ビットマップ展開部７から出図制御
部12に展開終了が通知される。ビットマップ処理時間
は、夫々の対象とするデータ量によって決定されるが、
ビットマップ展開と出図処理の両方が終了したら、次の
ビットマップ展開と出図処理とが開始される。

即ち、次の処理では、第５図（ｃ）に示すように、バ
ンドNo.＃３のビットマップデータの展開がGP8の制御の
下で行われると同時に、バンドNo.＃２のビットマップ
データの出図がGP9の制御の下で行われることになる。

以後、同様の操作が全てのバンドについて交互に行な
われることにより、GP8では、＃1,＃3,＃5,…，＃ｎ−
１のバンドデータのラスタ変換を、また、GP9では、＃
2,＃4,＃6,…，＃ｎのバンドデータのラスタ変換を夫々
受け持つことになる。

本実施例の装置によれば、第６図に示すように、ラス
タメモリ10,11の一方でビットマップデータの書込が行
なわれているときに、他方でビットマップデータの読出
が行なわれるので、ラスタメモリ10,11に対するアクセ
スの無駄時間が大幅に削減されると共に、ラスタメモリ
10,11から交互に連続的にバンドデータがラスタ出力さ
れることにより、連続的な出図が可能になる。

また、この装置では、ベクタデータにバンド情報を持
たせるようにしているので、予めバンドNo.が異なるベ
クタデータをビットマップ展開しないことにより、処理
の効率化を更に図ることができ、より高速な処理が可能
である。

なお、この実施例では、ベクタデータに付加されたバ
ンド情報に基づいて、ビットマップ展開の実行を制御す
るようにしたが、特にバンド情報を付加せずに、例えば
ベクタデータから、それが所属するバンドNo.をGP側で
把握して、ビットマップ展開の実行を制御するようにし
てもよい。

また、以上の実施例では、ラスタメモリが所定バンド
幅の容量しか持たないものであったが、これらをフルビ
ットマップとするようにしてもよい。

この場合には、一方のビットマップメモリに対してビ
ットマップ展開を行なっているときに、他方のビットマ
ップメモリから、前頁の出図を行なうことにより、上記
と同様に複数頁に亘る図面について、連続的な出図動作
を行なうことができる。

［発明の効果］ 以上述べたように、本発明によれば、前記第１及び第
２の制御手段のうちの一方を書込制御としたときに、他
方を読出制御とするようにしているので、ビットマップ
データの展開とラスタ出力とを同時並列的に実行させる
ことができ、ベクタデータの入力からラスタデータの出
力までの時間を大幅に短縮することができると共に、よ
どみがない連続的な出図動作を実現することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るイメージデータのラスタ
変換装置の機能ブロック図、第２図は同装置の具体的な
ハードウェア構成を示すブロック図、第３図は同装置で
の処理単位となるバンドデータを示す模式図、第４図は
同装置で展開されるベクタデータを示す模式図、第５図
は同装置におけるGPの並列動作を説明するための模式
図、第６図は同装置の動作タイミング図である。 1;インタフェース回路、2;入力データ用バッファ、3;コ
マンド解析部、4;キーパネル、5;ベクタデータ変換部、
6;ベクタデータ用バッファ、7;ビットマップ展開部、8,
9;グラフィックプロセッサ、10,11;ラスタメモリ、12;
出図制御部、21,22;CPU、23;通信用メモリ、24;ドライ
バ、31;ベクタデータ、32;バンド情報

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１枚の描画範囲を複数本のバンドに分割
   し、各バンド単位でベクタデータをビットマップ展開し
   てラスタデータを得るイメージデータのラスタデータ変
   換装置であって、 展開すべきベクタデータをそれが描画されるバンドの情
   報と共に記憶するベクタデータ記憶手段と、 前記ベクタデータから展開される所定バンド幅のビット
   マップデータをそれぞれ格納する第１及び第２のビット
   マップメモリと、 前記ベクタデータ記憶手段から処理すべきバンドのベク
   タデータのみを前記バンドの情報に基づいて抽出し、こ
   の抽出されたベクタデータをビットマップデータに展開
   して前記第１のビットマップメモリに書き込む書込制御
   と前記第１のビットマップメモリに書き込まれたビット
   マップデータをラスタデータとして読み出す読出制御と
   を行う第１の制御手段と、 この第１の制御手段で処理すべきバンドとは異なるバン
   ドのベクタデートのみを前記ベクタデータ記憶手段から
   前記バンドの情報に基づいて抽出し、この抽出されたベ
   クタデータをビットマップデータに展開して前記第２の
   ビットマップメモリに書き込む書込制御と前記第２のビ
   ットマップメモリに書き込まれたビットマップデータを
   ラスタデータとして読み出す読出制御とを行う第２の制
   御手段とを有し、 前記第１及び第２の制御手段は、その一方が書込制御を
   行っている期間に、他方が読出制御を行うものであるこ
   とを特徴とするイメージデータのスラム変換装置。