JPH0378883A - イメージデータ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 イメージデータの電子ファイルシステムに有用なイメー
ジデータ処理装置に関し。

イメージデータ処理装置において、ビットビルト処理を
高速化することを目的とし。

人力された圧縮形式のイメージデータを元のイメージデ
ータに復元する伸長処理部と、伸長処理部により復元さ
れたイメージデータを一時的に保持するローカルメモリ
と、ローカルメモリ内のイメージデータについて画像出
力の形式に応じて座標変換や拡大、縮小等のビットビル
ト処理を行う複数のビットビルト処理部と、複数のビッ
トビルト処理部で処理されたイメージデータを格納する
ビットマツプメモリとを有し、上記ローカルメモリ上の
イメージデータをビットビルト処理してビットマツプメ
モリに移動する際に、ローカルメモリから読み出す各ラ
インのイメージデータを複数に分割し２分割されたイメ
ージデータの各々を上記複数のビットビルト処理部の各
々に割り当て。

並行してビットビルト処理を行わせるように構成した。

〔産業上の利用分野〕

本発明は、イメージデータの電子ファイルシステムに有
用なイメージデータ処理装置に関する。

電子ファイルシステムでは、磁気ディスクや光ディスク
等の記録媒体にデータ圧縮して保存されたイメージデー
タを可視化するために、圧縮データを復元処理により元
のイメージデータに伸長し。

さらに拡大、縮小や縦横変換などのビットビルト処理を
行って、デイスプレィに表示したりプリンタに出力する
必要がある。

本発明は、電子ファイルシステムにおけるこのような復
元されたイメージデータを出力する際のビットビルト処
理の高速化技術に関するものである。

〔従来技術〕 第５図、第６図を用いて、従来技術を説明する。

第５図は、従来の電子ファイリングシステムの構成を示
す。

第５図において、４１はイメージスキャナ。

４２はイメージデータの圧縮処理を行う入力制御装置、
４３は主制御装置、４４はメモリ、４５は表示装置、４
６は記録装置、４７は圧縮されたイメージデータを伸長
する復元処理を行う出力制御装置、４８はプリンタであ
る。

イメージスキャナ４Ｉから出力されるイメージデータは
、入力制御装置４２により圧縮処理されて、たとえば数
分の１以下のデータ量となって磁気ディスクや、光ディ
スク等の記録装置４６に保存される。

保存されているデータを可視化するためには。

圧縮データを出力制御装置４７により伸長処理し。

元のイメージデータに復元した後１表示装置４５に表示
したり、プリン°り４８に出力する。

第６図は、圧縮データを伸長処理し１元のイメージデー
タに戻した後プリンタ出力の形式に合わせてデータ処理
するための従来のプリンタ出力制御機構の構成を示す。

人力された圧縮データは伸長処理部５１により元のイメ
ージデータに復元され、ローカルメモリ（ＬＭ）５２上
に展開される。ここで、プリンタに出力するために、必
要に応じて画像の拡大、縮小２回転処理、更には、復元
されたデータ（ソースイメージデータ）とプリンタとの
ドツト密度差を吸収するためのデータ間引き、挿入等の
ビットビルト処理（ＢＢＰ）を行う。ビットビルト処理
されたデータは、ビットマツプメモリ（ＢＭＭ）５４上
に展開される。そして、そのビットマツプメモリ（ＢＭ
Ｍ）５４上のデータに基づいて、プリンタ５５は、復元
された画像を所定の形式で出力する。

〔発明が解決しようとする課題〕

最近のレーザビームプリンタ等のプリンタでは。

極めて高速の印字が可能となっている。このようなプリ
ンタの場合には、プリント時間に比較して。

復元処理とビットビルト処理の時間の方が大きくなるた
め５出力性能は、これらの復元処理、ビットビルト処理
等の時間に依存し、特にビットビルト処理時間により大
きな影響を受ける。

また、ＡＯ，Ａ１等の大型図面を扱うシステムでは、ビ
ットビルト処理時間が図面の大きさに比例して長くなる
ことから、いかにしてビットビルト処理を高速化するか
が、出力性能を７上げるために重要となる。

本発明は、イメージデータ処理装置において。

ビットビルト処理を高速化することを目的としている。

〔課題を解決するための手段〕

本発明では、ビットビルト処理を高速化するために、ビ
ットビルト処理部を複数設け、並行動作を行うように構
成した。

本発明の原理を第１図、第２図により説明する。

第１図は１本発明のイメージデータ処理装置の基本的な
構成を示す。図示されている構成は、ビットビルト処理
部を２つ設けた場合のものであるが、一般には任意複数
のビットビルト処理部を設けることができる。

第１ピントビルト処理部（ＢＢＰＩ）と第２ビットビル
ト処理部（ＢＢＰ２．）は、ローカルメモリ（ＬＭ）１
２上のデータをラインの前半と後半のように分担して続
出して、それぞれ、拡大（拡大比率に相当するデータの
挿入）、縮小（縮小比率に相当するデータの間引き）２
回転（ｘ、ｙ方向のデータ書き込み位置変換）等のビッ
トビルト処理を並行して行う。

ビットビルト処理により変換されたデータは。

ビットマツプメモリ（ＢＭＭ）１６に書き込まれる。

〔作用〕

第１図のイメージデータ処理装置においては。

伸長処理部１１で復元されたイメージデータは。

ローカルメモリ　（ＬＭ）１２上に展開される。本発明
のビットビルト処理では、第１ビットビルト処理部（Ｂ
ＢＰＩ）１３は、ローカルメモリ　（ＬＭ）１２の各１
ライン上のデータの前半の処理を行い、第２ビットビル
ト処理部（ＢＢＰ２）１４は、ローカルメモリ　（ＬＭ
）１２の各１ライン上のデータの後半の処理を行う。

シーケンスコントローラ（ＳＱＣ）１５は、これらの各
処理部の動作タイミングを制御する。第１と第２のビッ
トビルト処理部で変換されたデータは、それぞれビット
マツプメモリ（ＢＭＭ）１６に格納される。

第２図に、第１図の第１と第２のピントビルト処理部Ｂ
ＢＰ　１およびＢＢＰ２によるＬＭとＢＭＭに対する各
メモリアクセスのタイムチャートを示す。ローカルメモ
リ（ＬＭ）の各１ラインの前半部分のデータは、ローカ
ルメモリアクセス時間（ＬＭアクセス）の■の時間区分
ｔ１の間に生じ。

そのデータは、第１ビットビルト処理部（ＢＢＰｌ）で
時間区分ｔ２＋ｔ３にビットビルト処理され、その結果
は１次の時間区分ｔ４でビットマツプメモリ（ＢＭＭ）
に格納される。

次に、ローカルメモリ（ＬＭ）の各１ラインの後半部分
のデータは、ＬＭアクセス時間区分ｔ２で読み出され１
時間区分ｔ３＋ｔ４に第２ビットビルト処理部（ＢＢＰ
２）で処理され２次の時間区分ｔ５でビットマツプメモ
リ（ＢＭＭ）に格納される。

このように２つのビットビルト処理部を用いて。

２並列動作でビットビルト処理した場合には、ｔｌから
ｔ５までの５つの時間区分で１ライン分のデータを処理
することができるが、単一のビットビルト処理部で処理
した場合には８つの時間区分が必要となるから２本発明
により処理時間の大幅な短縮が可能となる。

このように複数のビットビルト処理部を用いて。

各１ラインのデータを分割して各ビットビルト処理部に
より並行してビットビルト処理するため。

画像処理を高速化できる。

〔実施例〕

第３図、第４図を用いて本発明の詳細な説明する。

第３図は１本発明のイメージデータ処理のための構成を
示す。

第４図は、伸長処理回路で復元されたローカルメモリ上
のイメージデータとビットビルト処理された画像メモリ
上でのイメージデータのメモリ上での対応を示す概念図
である。

第３図において、各構成要素は、データメモリ３１、伸
長処理回路３２．ローカルメモリ３３゜ビットビルト指
示レジスタ３４．ビットビルト指示レジスタ３７．ビッ
トビルト処理回路３５．ビットビルト処理回路３６１画
像メモリ３８で示される。

画像メモリ３８は、第１図におけるビットマツプメモリ
（ＢＭＭ）１６に相当する。

データメモリ３１には、イメージの圧縮データが格納さ
れる。伸長処理回路３２は、データメモリ３１に格納さ
れている圧縮データを取り出し。

ローカルメモリ３３へ書き込みを行う。

第４図の（ｒ）の実線領域でこの復元されたイメージデ
ータのローカルメモリ３３上での状態の概念図を示す。

第４図の（Ｉ）の点線領域■と■は、それぞれ各ライン
分のデータの内の前半部分と、後半部分を示す。

伸長処理回路３２は、データメモリ３１の圧縮データを
順次取り出し、伸長処理して順次ローカルメモリ３３に
格納する。

ローカルメモリ３３は、概念的には、第４図の（１）の
ように、イメージデータの空間に対応する２次元の広が
りを持つ空間をもつが、物理的には、数ライン分のメモ
リを持つだけであり、サイクリックに使用する。

ビットビルト指示レジスタ３４．ビットビルト指示レジ
スタ３７は、外部よりローカルメモリ３３のどの部分（
ソース）を画像メモリ３８のどの部分（デスティネーシ
ョン）にビットビルト処理して移動するのかを指示する
情報を与える。

本実施例では、第４図（１）のローカルメモリの０部分
を同図（ＩＩ）の画像メモリ上の０部分にビットビルト
する指示がビットビルト指示レジスタ３４に与えられ、
またローカルメモリの■の部分を同図（Ｉｆ）の画像メ
モリ上の０部分にビットビルトする指示がビットビルト
指示レジスタ３７に与えられる。

ビットビルト処理回路３５．ビットビルト処理回路３６
は、伸長処理回路３２からの１ラインの展開終了信号３
９の入力により、伸長処理回路３２で復元されたデータ
が、ローカルメモリ３３上に展開済になったことを知る
。それにより、■ラインの前半のデータのビットビルト
処理がビットビルト処理回路３５で、また後半のデータ
のビットビルト処理がビットビルト処理回路３６でそれ
ぞれ実行し、結果が画像メモリ３８に書き込まれる。

以上の動作をイメージデータの１画面分繰り返し、１画
面分の復元およびビットビルト処理されたデータは９画
像メモリ上にプリント出力形式に適合するように書き込
まれる。

〔発明の効果〕

本発明によれば、ビットビルト処理部を複数設け、１９
４７分のデータを分割して、ビットビルト処理を並行し
て行うためプリンタ等への出力処理を高速化することが
できる。

ビットビルト処理部（ＢＢＰ）の動作時間が。

ローカルメモリ　（ＬＭ）、　　ビットマツプメモリ（
ＢＭＭ）へのアクセス時間よりも長くかかる場合には、
特に効果的に出力処理を高速化することができる。

また、１ライン分のデータを分割してビットビルト処理
の並行動作を行わせるので、伸長結果を格納するローカ
ルメモリ（ＬＭ）の容量を特別に増加させずに処理の高
速化を計ることが可能である。

【図面の簡単な説明】

第１図は２本発明のイメージデータ処理装置の基本的構
成を示す図である。 第２図は９本発明のビットビルト処理方式におけるメモ
リアクセスのタイムチャートである。 第３図は本発明の実施例におけるイメージデータ処理装
置の構成図である。 第４図は１本発明の実施例におけるイメージデータのメ
モリマツプの概念図である。 第５図は、従来の電子ファイリングシステムの構成図で
ある。 第６図は、従来の電子ファイリングシステムにおける。 プリンタ出力制御機構の構成図である。 第１図において。 １１：伸長処理部。 １２二ローカルメモリ　（ＬＭ）

Claims (1)

1. 【特許請求の範囲】 入力された圧縮形式のイメージデータを元のイメージデ
   ータに復元する伸長処理部と、 伸長処理部により復元されたイメージデータを一時的に
   保持するローカルメモリと、 ローカルメモリ内のイメージデータについて画像出力の
   形式に応じて座標変換や拡大、縮小等のビットビルト処
   理を行う複数のビットビルト処理部と、 複数のビットビルト処理部で処理されたイメージデータ
   を格納するビットマップメモリとを有し、上記ローカル
   メモリ上のイメージデータをビットビルト処理してビッ
   トマップメモリに移動する際に、ローカルメモリから読
   み出す各ラインのイメージデータを複数に分割し、分割
   されたイメージデータの各々を上記複数のビットビルト
   処理部の各々に割り当て、並行してビットビルト処理を
   行わせることを特徴とするイメージデータ処理装置。