JPS63163981A - 図形拡大縮小回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画像を画素単位に部分的に重複または除去することによ
って拡大または縮小する方式の図形拡大縮小回路におい
て１重複または除去すべき画素位置を指示する指示情報
として、走査線光たりの画素数および拡大率あるいは縮
小率（以下「拡大縮小率ｊと記す）毎に、予め求め記憶
装置に記憶したものを利用することにより、処理時間の
短縮を図った。

〔産業上の利用分野〕

この発明は図形拡大縮小回路に関するものである。

情報処理の分野の拡大とともに、計算機と人間とのイン
タフェースとして１文字情報に加えて図形が扱われるよ
うになり、これらを紙面等に出力するに当たって１編集
等のために図形の拡大・縮小の処理が頻繁におこなわれ
るようになった。

また２編集の際にはマンマシンインタフェースとして表
示装置を用いるが、ここでも同様に図形の拡大・縮小が
頻繁におこなわれている。

なお１図形は行列状に配列された画素毎に１あるいは複
数ビットを割り当てることによって９画素単位の２値あ
るいは多値データとして表し、たとえば横方向に拡大あ
るいは縮小するには、横方向の画素数を増加あるいは減
少すればよく、横方向の画素数をＮとし、増加あるいは
減少する画素数をＭ（拡大の場合は正で縮小の場合は負
）とすると。

ｒ　＝　（Ｎ＋Ｍ）　／Ｎ　　−−−−・−−一−−−
−−・−・−−−−−＜１＋で定まるｒの値が拡大率で
あるから、拡大率ｒ≦２の場合には、原画像を横方向に
ラスタ走査して読み取るとともに、Ｎ個の画素のうちの
Ｍ個を重複または除去して出力すればよい。

この際、出力速度を向上するため、拡大・縮小処理に要
する時間を短縮することが非常に重要視されている。

〔従来の技術〕

第３図は第一の従来例の構成図で１図形をラスタ走査し
画素単位に読み取って得られる画像データ中の指示され
た画素に対応する画像データを部分的に重複または除去
して出力する拡大縮小処理部１ａと、指定された拡大率
または縮小率に応じた前記重複または除去すべき画素の
走査方向の位置を決定する演算回路７ａとによって構成
し、演算回路７ａは、（１）式から定まるＭとＮとの比
をセントする第一のレジスタ（ＲＥＧ　−１）　７１．
初期値として０をセントする第二のレジスタ（ＲＥＧ　
−２）　７２．第一のレジスタ７１の内容と第二のレジ
スタ７２との内容の和を求める加算器（ＡＤＤ　）　７
３とによって構成し。

加算器７３の出力を第二のレジスタ７２にセントすると
ともに、キャリー信号を９重複または除去すべき画素を
指示するための指示情報として拡大縮小処理部１ａに与
えている。

なお、拡大縮小処理部１ａおよび演算回路７ａは同じク
ロック信号ＣＬＫによって同期しながら処理をしおこな
う。

第４図は、原画像の横方向（主走査方向）の画素数Ｎが
８で増加する画素数Ｍが２の場合について、演算回路７
における処理の模様を図式的に説明する図であり、対角
線が横線と交わる個所（△印）でキャリー信号が生ずる
ことを表している。

したがって拡大縮小処理部１ａは、８個の画素データを
順次に読み取るとともに、その中の３番目と６番目とで
は重複して出力し、他の画像データはそのまま出力する
。また縮小処理の際には、拡大縮小処理部１ａは加算器
７３からのキャリー信号を受けたとき画像データの出力
を停止することによってその処理をおこなう。

第５図は第二の従来例の構成図で、第一の従来例におけ
る拡大縮小処理部１ａでは、拡大縮小の処理を直列にお
こなうものであるに対し、第二の実施例における拡大縮
小処理部１ｂでは、これをたとえば８画素ずつ並列にお
こなうことによって処理速度の向上を図ったものであり
、演算回路７ｂには図示のように接続される８個の加算
器７３を設け。

各加算器７３のキャリー信号を１重複または除去すべき
画素を指示するための指示情報として拡大縮小処理部１
ｂに与えている。

すなわち拡大縮小処理部１ｂに並列入力される８画素の
画像データの各々に対応する８個の加算器７３からのキ
ャリー信号の有無に応じ、対応する画像データを重複出
力あるいは出力停止する。

〔発明が解決しようとする問題点〕

第一の従来例では、拡大縮小処理部１ａにおける処理が
直列であるため、処理に長時間を要するという問題点が
ある。

また第二の従来例では、演算回路７ｂの回路部品が増加
するという問題点、および演算回路７ｂのサイクルタイ
ムが長いため、第一の従来例はどではないが、処理に長
時間を要するという問題点がある。

すなわち本発明の目的は回路部品の減少と処理時間の短
縮とを図ることにある。

〔問題点を解決するための手段〕

本発明による図形拡大縮小回路は、第１図の原理図に示
すように。

図形をラスタ走査し画素単位に読み取って１７られる画
像データ中の指示された画素に対応する画像データを部
分的に重複または除去して出力する拡大縮小処理部１と
。

画像の拡大率または縮小率によって予め決定した前記重
複または除去すべき画素の走査方向の位置を記１．なす
る画素位置記↑、ｒ！、部２とによって構成したもので
ある。

〔作用〕

重複あるいは除去する画素を、演算によって求めながら
拡大あるいは縮小するのではなく、拡大縮小率や１走査
線の画素数その他の条件に応じ。

予め求めたものを記憶しておいて利用するものであり、
したがって処理時間を最も短くすることができ、またハ
ードウェアの構成も非當に簡略化することができる。

なお１走査線の画素数および拡大縮小率が決まれば１重
複あるいは拡大すべき画素の主走査方向の位置はすべて
の走査線とも同じであるから１画素位置記憶部２には１
走査線の画素数および拡大率あるいは縮小率に応じたも
のを１走査線ぶん記↑意しておくだけでよい。

〔実施例〕

第２図に実施例の構成図を示す。第１図によって説明し
た符号のほか。

２ａは１重複または除去すべき画素の走査方向の位置に
関する情報を、１走査線の画素数および拡大縮小率毎に
、１走査線ぶんずつ記）、αしておく画素位置記す、０
部である。

また、３は原画像を記憶する原画像記憶部ａ部、４は拡
大または縮小の終わった画像を記１念する処理画像記憶
部、５は画素位置記１．α部２ａから読み出した１バイ
トの情報を一時記憶するレジスタ、６は原画像記憶部３
から読み出した１バイトの画像データを一時記憶するレ
ジスタである。

すなわち２原画像の１走査線の画素数および拡大縮小率
が与えられると、これに対応する情報が画素位置記ＩＤ
部２ａから１バイトずつレジスタ５にセットされ、これ
に同期して原画像記憶部３から被処理画像が１バイトず
つレジスタ６にセ・ノドされると、拡大縮小処理部１は
１バイトの原画像に対する拡大縮小処理を並列におこな
いながら出力する。

〔発明の効果〕

以上説明したように１本発明による図形拡大縮小回路で
は１重複あるいは除去の対象になる画素の位置の指示を
、複数個所同時にかつ高速におこなうことによって、拡
大縮小処理を高速におこなうことができる。

また従来例におけるような演算回路を用いる必要もなく
安価に構成することができる。

【図面の簡単な説明】

第１図は本発明の原理図。 第２図は実施例の構成図。 第３図は第一の従来例の構成図。 第４図は第一の従来例の説明図。 第５図は第二の従来例の構成図である。 図中。 １は拡大縮小処理部、　　２は画素位置記↑、α部を表
す。

Claims (1)

1. 【特許請求の範囲】 図形をラスタ走査し画素単位に読み取って得られる画像
   データ中の指示された画素に対応する画像データを部分
   的に重複または除去して出力する拡大縮小処理部（１）
   と、 画像の拡大率または縮小率によって予め決定した前記重
   複または除去すべき画素の走査方向の位置を記憶する画
   素位置記憶部（２）とを備えることを特徴とする図形拡
   大縮小回路。