JPS6252676A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6252676A JPS6252676A JP19244385A JP19244385A JPS6252676A JP S6252676 A JPS6252676 A JP S6252676A JP 19244385 A JP19244385 A JP 19244385A JP 19244385 A JP19244385 A JP 19244385A JP S6252676 A JPS6252676 A JP S6252676A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- image
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は画像メモリと演算回路と入力回路と出力回路と
からなる画像処理装置に関する。
からなる画像処理装置に関する。
口、従来の技術
種々な情報を映像化して表示する場合、もとの情報信号
に種々な処理を施し、最終的な映像信号に変換してCR
Tに表示し、或はプリンタでハートコビーを作成する。
に種々な処理を施し、最終的な映像信号に変換してCR
Tに表示し、或はプリンタでハートコビーを作成する。
この場合、もとの情報信号をディジタルデータに変換し
、コンピュータで種々な演算処理を行うが、そのうち最
も単純な方式は、汎用計算機を用い、計算機内蔵のメモ
リに演算処理を施すべき画像データを格納し、同じメモ
リに格納された処理プログラムに従い、メモリから一画
素の画像データを取出し、プロゲラへを順次読出て所定
の演算処理を行って、処理結果の画像データを再び上記
メモリに格納して行くと云う動作を一画面分のデータ全
部について繰返すものである。この方式は成るデータか
らどのような情報を抽出し、どのような形で表示するか
と言った具体的な画像処理の内容を検討する段階であれ
ば、処理プログラムを組んでは小さな画面で実験的に実
行して見ればよく、データ処理の高速性は余り問題にし
なくてもよいが、画像処理の本格的な実施段階ではデー
タ処理の高速性が要求されるので、この方式は向かない
のである。処理速度向上のためには、画像デニタに対し
てプログラムに従って処理を施すのではな(、連続的に
画像データを読出し、連続的に演算可能なハードウェア
を設け、その回路にデータを入力して、処理を施す形態
が望ましい。この場合太き(分けて二つの形態が考えら
れた。その一つは、画像データ用メモリを計算機(CP
U)の主メモリ中に置いたままで、D M A ilJ
御回路を設け、これにより画像データをプログラムによ
らず連続的に読み出せるようにし、さらに連続的に入力
されるデータに対して演算を施す演算回路を別に設ける
方法である。他の一つの方法は、画像データ用メモリを
CPUの主メモリ空間から切離して別に設け、連続的に
入力される画像データを演算処理する演算回路を新たに
設け、これら新設のメモリ及び演算回路を専用の画像デ
ータ用バスで接続し、高速処理を実現する方法である。
、コンピュータで種々な演算処理を行うが、そのうち最
も単純な方式は、汎用計算機を用い、計算機内蔵のメモ
リに演算処理を施すべき画像データを格納し、同じメモ
リに格納された処理プログラムに従い、メモリから一画
素の画像データを取出し、プロゲラへを順次読出て所定
の演算処理を行って、処理結果の画像データを再び上記
メモリに格納して行くと云う動作を一画面分のデータ全
部について繰返すものである。この方式は成るデータか
らどのような情報を抽出し、どのような形で表示するか
と言った具体的な画像処理の内容を検討する段階であれ
ば、処理プログラムを組んでは小さな画面で実験的に実
行して見ればよく、データ処理の高速性は余り問題にし
なくてもよいが、画像処理の本格的な実施段階ではデー
タ処理の高速性が要求されるので、この方式は向かない
のである。処理速度向上のためには、画像デニタに対し
てプログラムに従って処理を施すのではな(、連続的に
画像データを読出し、連続的に演算可能なハードウェア
を設け、その回路にデータを入力して、処理を施す形態
が望ましい。この場合太き(分けて二つの形態が考えら
れた。その一つは、画像データ用メモリを計算機(CP
U)の主メモリ中に置いたままで、D M A ilJ
御回路を設け、これにより画像データをプログラムによ
らず連続的に読み出せるようにし、さらに連続的に入力
されるデータに対して演算を施す演算回路を別に設ける
方法である。他の一つの方法は、画像データ用メモリを
CPUの主メモリ空間から切離して別に設け、連続的に
入力される画像データを演算処理する演算回路を新たに
設け、これら新設のメモリ及び演算回路を専用の画像デ
ータ用バスで接続し、高速処理を実現する方法である。
この場合、CPUは演算回路としてではなく制御回路と
して動作していると見られる。これら二つの方法を比較
すると、前者では画像メモリとして主メモリの一部を利
用する関係上、主メモリは本来ランダムアクセス用のメ
モリなので、連続読出をしたとしても、データのサイク
ルタイムは、ランダムアクセス時の最短のサイクルタイ
ムより短くなることが出来ないのに対して、後者では、
専用のメモリを新設しているため、連続読出し時のデー
タのサイクルタイムを見掛は上早くする工夫が可能であ
るため後者の方が、処理速度向上の可能性は大きいと言
える。
して動作していると見られる。これら二つの方法を比較
すると、前者では画像メモリとして主メモリの一部を利
用する関係上、主メモリは本来ランダムアクセス用のメ
モリなので、連続読出をしたとしても、データのサイク
ルタイムは、ランダムアクセス時の最短のサイクルタイ
ムより短くなることが出来ないのに対して、後者では、
専用のメモリを新設しているため、連続読出し時のデー
タのサイクルタイムを見掛は上早くする工夫が可能であ
るため後者の方が、処理速度向上の可能性は大きいと言
える。
第3図はこの後者の方式を一般化して示したものである
。図では、制御回路としてのCPUや画像メモリにアド
レスを与える回路などは、省略してあり、主要回路と画
像データ専用パスラインの関係を示している。まず画像
情報は、図中の入力回路lにおいて装置内部の形式に適
合した画像データに変換され、データバスAに出力され
、画像メモリ2に書き込まれる。例えば画像情報とは、
TVカメラから得られるアナログ・ビデオ信号などであ
って、このとき、入力回路1は、アナログビデオ信号を
所定のサンプリング周期で取込み、所定のビット数の、
所定の形式のディジタルデータに変換し、サンプリング
クロック或は動作の基本となる別のクロックに従って上
記ディジタル画像データを連続的なデータとしてデータ
バスAに出力する。TVカメラの画像走査の1フレ一ム
時間終了後には、画像メモリ2には一画面分の画像デー
タが格納される。画像メモリ2は、単独では、一画面分
の画像データを記憶できるが、複数枚あってもよく、複
数枚分の画像データが格納されたり、処理結果や、途中
経過の画像データの格納などに利用される。画像データ
は、画像メモリ2からデータバスBに連続的に出力され
、演算回路3、出力回路4へ導かれる。一般に、データ
バスBで扱われる画像データは、データバスAと同じク
ロックに従って転送される。演算回路3は、データバス
Bより画像データを得ると、データバスのデータ転送り
ロックの周期で次々と画像データに演算処理を施し、演
算結果を再びデータバスAに出力し、演算結果は入力回
路1からの画像データの場合と同様、画像メモリ2に書
き込まれる。
。図では、制御回路としてのCPUや画像メモリにアド
レスを与える回路などは、省略してあり、主要回路と画
像データ専用パスラインの関係を示している。まず画像
情報は、図中の入力回路lにおいて装置内部の形式に適
合した画像データに変換され、データバスAに出力され
、画像メモリ2に書き込まれる。例えば画像情報とは、
TVカメラから得られるアナログ・ビデオ信号などであ
って、このとき、入力回路1は、アナログビデオ信号を
所定のサンプリング周期で取込み、所定のビット数の、
所定の形式のディジタルデータに変換し、サンプリング
クロック或は動作の基本となる別のクロックに従って上
記ディジタル画像データを連続的なデータとしてデータ
バスAに出力する。TVカメラの画像走査の1フレ一ム
時間終了後には、画像メモリ2には一画面分の画像デー
タが格納される。画像メモリ2は、単独では、一画面分
の画像データを記憶できるが、複数枚あってもよく、複
数枚分の画像データが格納されたり、処理結果や、途中
経過の画像データの格納などに利用される。画像データ
は、画像メモリ2からデータバスBに連続的に出力され
、演算回路3、出力回路4へ導かれる。一般に、データ
バスBで扱われる画像データは、データバスAと同じク
ロックに従って転送される。演算回路3は、データバス
Bより画像データを得ると、データバスのデータ転送り
ロックの周期で次々と画像データに演算処理を施し、演
算結果を再びデータバスAに出力し、演算結果は入力回
路1からの画像データの場合と同様、画像メモリ2に書
き込まれる。
−力出力回路4は演算回路3と同様データバスBより画
像データを得ると、出力光の形式に適合するよう画像デ
ータを変換し出力する。例えば出力先がCRTディスプ
レーである場合、画像データをアナログ変換し、同期信
号などを付加してアナログビデオ信号として出力すれば
よい。
像データを得ると、出力光の形式に適合するよう画像デ
ータを変換し出力する。例えば出力先がCRTディスプ
レーである場合、画像データをアナログ変換し、同期信
号などを付加してアナログビデオ信号として出力すれば
よい。
以上をまとめると、第3図の画像処理装置における画像
データの流れは゛、次の3つの場合に区別できる。
データの流れは゛、次の3つの場合に区別できる。
(1)画像入力時 (入力回路)→(画像メモリ)(2
)画像演算時 (画像メモリ)→(演算回路)→(画像
メモリ) (3)画像出力時(画像メモリ)→(出力回路)第3図
とは構成の異る画像処理装置であっても、画像データの
流れに関しては、この3つの場合に分類されることは変
わらない。入力回路と画像メモリとの接続が演算回路と
画像メモリとは別のデータバスで行われたり、画像メモ
リ、演算回路間の接続と、画像メモリ、出力回路間の接
続と別のデータバスを利用したりしている点が異ってい
るだけである。第3図に代表される画像処理装置の構成
は、確かに汎用計算器を利用した場合と比較すれば、性
能向上を果たしたと言えるが、高速入出力を可能とした
画像メモリや、高速の演算回路や、高速で転送可能なデ
ータバスなどを設けたことを完全に有効に生かしている
とは言えない。即ち、上述したように、3つの画像デー
タの流れがあって、そのどれもが画像メモリを起点また
は終点としているため、例えば入力回路から得られる画
像データを画像メモリに一度書き込まなければ表示して
確認できないという間瞳が生じる。これは、画像メモリ
を必ず1画面分確保しなければならないことを意味して
おり、画像メモリの総枚数が少ない場合に甚だ画像メモ
リの利用効率を低(している。また画像メモリから出力
された画像データが演算回路において画像データの転送
りロックに同期して演算が実行され、順次演算結果が出
力される場合であっても、一度その出力を画像メモリに
書き込んだ後でなければ、表示して確認できない。処理
結果の要、不要にかかわらず画像メモリに書き込まなく
てはならないのであるから、この場合にも、画像メモリ
の利用効率を低くすることがあると言える。また出力表
示同様入力データは、画像メモリに書き込んだ後でなけ
れば演算回路にて処理されないのでカメラ入力画像と画
像メモリ内の固定データと比較するような場合に、処理
速度が半減する。本来、演算回路は、入力回路が画像デ
ータを出力する速度で処理を実行する能力を有するので
あるから、甚だ無駄な動作をしていることになる。この
ように第3図で代表される従来例は、その構成の不備に
より、各回路の高速性にもかかわらず、処理速度の面で
満足できる画像処理装置になっていない。
)画像演算時 (画像メモリ)→(演算回路)→(画像
メモリ) (3)画像出力時(画像メモリ)→(出力回路)第3図
とは構成の異る画像処理装置であっても、画像データの
流れに関しては、この3つの場合に分類されることは変
わらない。入力回路と画像メモリとの接続が演算回路と
画像メモリとは別のデータバスで行われたり、画像メモ
リ、演算回路間の接続と、画像メモリ、出力回路間の接
続と別のデータバスを利用したりしている点が異ってい
るだけである。第3図に代表される画像処理装置の構成
は、確かに汎用計算器を利用した場合と比較すれば、性
能向上を果たしたと言えるが、高速入出力を可能とした
画像メモリや、高速の演算回路や、高速で転送可能なデ
ータバスなどを設けたことを完全に有効に生かしている
とは言えない。即ち、上述したように、3つの画像デー
タの流れがあって、そのどれもが画像メモリを起点また
は終点としているため、例えば入力回路から得られる画
像データを画像メモリに一度書き込まなければ表示して
確認できないという間瞳が生じる。これは、画像メモリ
を必ず1画面分確保しなければならないことを意味して
おり、画像メモリの総枚数が少ない場合に甚だ画像メモ
リの利用効率を低(している。また画像メモリから出力
された画像データが演算回路において画像データの転送
りロックに同期して演算が実行され、順次演算結果が出
力される場合であっても、一度その出力を画像メモリに
書き込んだ後でなければ、表示して確認できない。処理
結果の要、不要にかかわらず画像メモリに書き込まなく
てはならないのであるから、この場合にも、画像メモリ
の利用効率を低くすることがあると言える。また出力表
示同様入力データは、画像メモリに書き込んだ後でなけ
れば演算回路にて処理されないのでカメラ入力画像と画
像メモリ内の固定データと比較するような場合に、処理
速度が半減する。本来、演算回路は、入力回路が画像デ
ータを出力する速度で処理を実行する能力を有するので
あるから、甚だ無駄な動作をしていることになる。この
ように第3図で代表される従来例は、その構成の不備に
より、各回路の高速性にもかかわらず、処理速度の面で
満足できる画像処理装置になっていない。
ハ8発明が解決しようとする問題点
本発明は第3図に示した従来方式の画像処理装置の上述
した問題点を解決するものである。
した問題点を解決するものである。
二1問題点解決のための手段
上述従来構成は画像メモリを中心にしてデータの流れは
全て画像メモリを経由しなければならない構成である。
全て画像メモリを経由しなければならない構成である。
これに対して本発明では上記構成に加えて画像メモリ出
力データバスに入力回路の出力データも乗せることがで
きるようにすると共に、演算回路から直接出力回路へ出
力できるようにした。
力データバスに入力回路の出力データも乗せることがで
きるようにすると共に、演算回路から直接出力回路へ出
力できるようにした。
ホ0作用
画像メモリの出力データバスは演算回路、出力回路夫々
の入力系統に接続されているので、入力回路の出力をも
この出力データバスに乗せ得るようにすることによって
、入力回路の出力を直接演算回路或は出力へ入力させる
ことができるようになる。その結果次のようなデータの
流れが可能となる。
の入力系統に接続されているので、入力回路の出力をも
この出力データバスに乗せ得るようにすることによって
、入力回路の出力を直接演算回路或は出力へ入力させる
ことができるようになる。その結果次のようなデータの
流れが可能となる。
A(入力回路)→(画像メモリ)
B(入力回路)→(画像メモリ)→(演算回路)C(演
算回路)→(画像メモリ)→(出力回路)D(入力回路
)→(画像メモリ)→(出力回路)E(入力回路)→(
演算回路) F(入力回路)→(出力回路) G(演算回路)→(出力回路) 上記A−GのうちA〜Dは従来構成においても可能な動
作であるが、E−Gは本発明の構成によって実現できる
動作であり、例えば本発明におけるEの動作が従来はB
のデータの流れによっていたのであり、画像メモリへの
書き込み、画像メモリからの読み出しの手間が省けるこ
とにより、高速処理が可能となる。
算回路)→(画像メモリ)→(出力回路)D(入力回路
)→(画像メモリ)→(出力回路)E(入力回路)→(
演算回路) F(入力回路)→(出力回路) G(演算回路)→(出力回路) 上記A−GのうちA〜Dは従来構成においても可能な動
作であるが、E−Gは本発明の構成によって実現できる
動作であり、例えば本発明におけるEの動作が従来はB
のデータの流れによっていたのであり、画像メモリへの
書き込み、画像メモリからの読み出しの手間が省けるこ
とにより、高速処理が可能となる。
へ、実施例
第1図は本発明の一実施例を示す。1は入力回路で、外
部のデータ発生源例えばテレビカメラの映像信号のよう
なものを、A/D変換し、この装置に適する形式のデー
タ信号に変換する。2は画像メモリで、これは一画面分
でもよいが、複数両面分あれば更によい。図示実施例で
は二面面分が用意されている。3は演算回路で与えられ
たプログラムに従い画像処理を行う。4は出力回路で、
この装置で扱われる画像データの信号を外部装置例えば
CRT或はプリンタ等に適する信号形態に変換するもの
である。
部のデータ発生源例えばテレビカメラの映像信号のよう
なものを、A/D変換し、この装置に適する形式のデー
タ信号に変換する。2は画像メモリで、これは一画面分
でもよいが、複数両面分あれば更によい。図示実施例で
は二面面分が用意されている。3は演算回路で与えられ
たプログラムに従い画像処理を行う。4は出力回路で、
この装置で扱われる画像データの信号を外部装置例えば
CRT或はプリンタ等に適する信号形態に変換するもの
である。
データバスAは画像メモリへのデータ入力バスで、入力
回路1の出力系統と演算回路3の出力系統に接続されて
いて、入力回路1或は演算回路3から画像メモリへのデ
ータ入力に用いられる。データバスBは画像メモリから
のデータ出力バスで演算回路3及び出力回路4の夫々の
入力系統に接続されていると共に、これが本発明の特徴
であるが、入力回路1の出力系統にも接続されている。
回路1の出力系統と演算回路3の出力系統に接続されて
いて、入力回路1或は演算回路3から画像メモリへのデ
ータ入力に用いられる。データバスBは画像メモリから
のデータ出力バスで演算回路3及び出力回路4の夫々の
入力系統に接続されていると共に、これが本発明の特徴
であるが、入力回路1の出力系統にも接続されている。
従ってこのデータバスを用いると、入力回路1から直接
演算回路3或は出力回路4にデータを転送することがで
きる。データバスCはデータノくスBと同じ機能を有す
るものである。データノくスB。
演算回路3或は出力回路4にデータを転送することがで
きる。データバスCはデータノくスBと同じ機能を有す
るものである。データノくスB。
Cは二つの画像メモリの夫々に一専用なのではなく、一
方の画像メモリがB、C何れのデータノくスを用いても
よいように構成されている。つまり、画像メモリの出力
データバスが複数になっているのである。従ってデータ
バスBを使って画像メモリのデータに演算処理を行って
いる間に、データバスCを使って入力回路の出力データ
を出力回路に転送して表示させると云うようなことがで
きる。
方の画像メモリがB、C何れのデータノくスを用いても
よいように構成されている。つまり、画像メモリの出力
データバスが複数になっているのである。従ってデータ
バスBを使って画像メモリのデータに演算処理を行って
いる間に、データバスCを使って入力回路の出力データ
を出力回路に転送して表示させると云うようなことがで
きる。
8は演算回路3から出力回路へデータを出力する専用の
データラインで本発明の一つの特徴である。このデータ
ラインによって従来演算処理された画像データは一旦画
像メモリに格納してから出力回路に読み出されていたの
が、演算回路から直接出力回路へ演算処理の結果を送出
することかできる。従来は画像データに演算処理を行う
場合、ちとの画像データも保持しておきたいときは二つ
の画像メモリが必要であったが、本発明のこの構成によ
り演算処理の結果は直接出力できるので、このような場
合でも一つの画像メモリですみ、画像メモリが複数ある
ときは、他の画像メモリは他の目的に活用できるのであ
る。これらのデータの流れの制御は図外の制御用コンピ
ュータが行っていることは第3図の場合と同じである。
データラインで本発明の一つの特徴である。このデータ
ラインによって従来演算処理された画像データは一旦画
像メモリに格納してから出力回路に読み出されていたの
が、演算回路から直接出力回路へ演算処理の結果を送出
することかできる。従来は画像データに演算処理を行う
場合、ちとの画像データも保持しておきたいときは二つ
の画像メモリが必要であったが、本発明のこの構成によ
り演算処理の結果は直接出力できるので、このような場
合でも一つの画像メモリですみ、画像メモリが複数ある
ときは、他の画像メモリは他の目的に活用できるのであ
る。これらのデータの流れの制御は図外の制御用コンピ
ュータが行っていることは第3図の場合と同じである。
上述実施例におけるデータの流れをまとめて表示すると
、次のようになる。表中A、B、8等は使用するデータ
バスを示す。
、次のようになる。表中A、B、8等は使用するデータ
バスを示す。
A画像入力時
入力回路A→→像メモリ
入力回路B、C→演算回路A→画像メモリ画像メモリB
、C→演演算回路−画像メモリ入力回路B、C→演算回
路A−画像メモ98画像処理等 画像メモリB、C→演算回路A−画像メモリ画像メモリ
B、C−演算回路8−出力回路入力回路B、C→演算回
演算回路像メモリ入力回路B、C→演算回路8−出力回
路C画像出力時 画像メモリB、C→演算回路8→出力回路入力回路B、
C→演算回路8→出力回路画像メモリB→出力回路 入力回路B−出力回路 以上のように多種のデータの流れが得られる。
、C→演演算回路−画像メモリ入力回路B、C→演算回
路A−画像メモ98画像処理等 画像メモリB、C→演算回路A−画像メモリ画像メモリ
B、C−演算回路8−出力回路入力回路B、C→演算回
演算回路像メモリ入力回路B、C→演算回路8−出力回
路C画像出力時 画像メモリB、C→演算回路8→出力回路入力回路B、
C→演算回路8→出力回路画像メモリB→出力回路 入力回路B−出力回路 以上のように多種のデータの流れが得られる。
第2図は本発明の他の実施例である。上述実施例との違
いは、演算回路3から出力回路4ヘデータを転送する専
用のデータライン8を廃し、データバスAを出力回路4
の入力系統の一つに接続し、これによって第1図のデー
タライン8の機能を行わせるようにした点にあり、総合
的な装置機能は第1図の実施例と同じである。
いは、演算回路3から出力回路4ヘデータを転送する専
用のデータライン8を廃し、データバスAを出力回路4
の入力系統の一つに接続し、これによって第1図のデー
タライン8の機能を行わせるようにした点にあり、総合
的な装置機能は第1図の実施例と同じである。
もっとも、第1図の実施例では演算回路3の出力系統が
二つ必要であるのに対し、第2図の構成では一系統でよ
いと云う点と、第1図の構成では演算結果を出力回路に
転送している間に、空いているデータバスAを使って入
力回路1から画像メモリにデータを書き込むことができ
たのが、第2図の実施例ではそれができないと云う得失
が両者間にはある。
二つ必要であるのに対し、第2図の構成では一系統でよ
いと云う点と、第1図の構成では演算結果を出力回路に
転送している間に、空いているデータバスAを使って入
力回路1から画像メモリにデータを書き込むことができ
たのが、第2図の実施例ではそれができないと云う得失
が両者間にはある。
ト、効果
データバスの構成を工夫することにより、画像データの
流れに新たな経路が数多く生じた。画像入力時には、入
力回路1から画像メモリ2へ直接入力するだけでなく、
入力データを一旦演算回路3へ入力し、演算処理を施し
た後に画像メモリ2へ書き込むことが可能となった。こ
のように、画像メモリに入力後に改めて演算処理を施す
必要がなくなったので、処理速度と画像メモリ利用効率
が従来例と比較して著しく向上した。また、この際演算
回路3への他の入力データとして画像メモIJ2の読出
しデータや別の入力回路からの入力データも入力可能で
あり、画像入力時に2画面間演算を同時に終えてしまう
ことが可能となった。画像処理時には、従来例では、画
像メモリ2の読み出しデータを処理し再び画像メモリ2
へ書き込むだけであったのが、まず入力データについて
は、2組みの画像メモリ2の読み出しデータに加えて、
2組みの入力回路1からのデータ、入力回路1と画像メ
モリ2からのデータの3通りを選択可能となり、演算結
果データの出力光としては、画像メモリ2だけでなく出
力回路4も選択可能となった。これらのことにより、処
−理内容の多様性が増し、また保存の必要のない演算結
果データを画像メモリ2の無駄な使用をせずに表示可能
となり、画像メモリ2の利用効率が向上した。画像出力
時には、従来例では画像メモリ2の読み出しデータが出
力されるだけであったが、それに加えて前述したように
演算回路3の出力データと入力回路1からの入力データ
が選択可能となった。入力データを何ら加工せずに出力
することは、画像処理装置にとっては不要の機能である
ようだが、動画像から画像データをサンプリングする際
に、取込みタイミングを入力画像をモニタしながら決定
する場合等に是非必要な機能である。また、(入力回路
)→(演算回路)→(出力回路)という画像データの流
れも可能となり、全く画像メモリを利用しない高速処理
が出来るようになった。
流れに新たな経路が数多く生じた。画像入力時には、入
力回路1から画像メモリ2へ直接入力するだけでなく、
入力データを一旦演算回路3へ入力し、演算処理を施し
た後に画像メモリ2へ書き込むことが可能となった。こ
のように、画像メモリに入力後に改めて演算処理を施す
必要がなくなったので、処理速度と画像メモリ利用効率
が従来例と比較して著しく向上した。また、この際演算
回路3への他の入力データとして画像メモIJ2の読出
しデータや別の入力回路からの入力データも入力可能で
あり、画像入力時に2画面間演算を同時に終えてしまう
ことが可能となった。画像処理時には、従来例では、画
像メモリ2の読み出しデータを処理し再び画像メモリ2
へ書き込むだけであったのが、まず入力データについて
は、2組みの画像メモリ2の読み出しデータに加えて、
2組みの入力回路1からのデータ、入力回路1と画像メ
モリ2からのデータの3通りを選択可能となり、演算結
果データの出力光としては、画像メモリ2だけでなく出
力回路4も選択可能となった。これらのことにより、処
−理内容の多様性が増し、また保存の必要のない演算結
果データを画像メモリ2の無駄な使用をせずに表示可能
となり、画像メモリ2の利用効率が向上した。画像出力
時には、従来例では画像メモリ2の読み出しデータが出
力されるだけであったが、それに加えて前述したように
演算回路3の出力データと入力回路1からの入力データ
が選択可能となった。入力データを何ら加工せずに出力
することは、画像処理装置にとっては不要の機能である
ようだが、動画像から画像データをサンプリングする際
に、取込みタイミングを入力画像をモニタしながら決定
する場合等に是非必要な機能である。また、(入力回路
)→(演算回路)→(出力回路)という画像データの流
れも可能となり、全く画像メモリを利用しない高速処理
が出来るようになった。
第1図は本発明の一実施例のブロック図、第2図は同じ
く他の実施例のブロック図、第3図は従来例のブロック
図である。 代理人 弁理士 縣 浩 介 第1 図本発明の突方橙夕11 Δ 第2 図、本発明の実)をタリ Δ
く他の実施例のブロック図、第3図は従来例のブロック
図である。 代理人 弁理士 縣 浩 介 第1 図本発明の突方橙夕11 Δ 第2 図、本発明の実)をタリ Δ
Claims (3)
- (1)画像メモリと演算回路と画像入力回路と画像出力
回路とにより構成され、画像メモリの出力データと、画
像入力回路の出力データの何れもが演算回路の入力デー
タとなることが可能であり、画像入力回路の出力データ
と演算回路の出力データが何れも画像メモリの入力デー
タとなることが可能であり、画像入力回路の出力データ
と画像メモリの出力データと演算回路の出力データの何
れも画像出力回路の入力データとなることが可能なこと
を特徴とする画像処理装置。 - (2)画像メモリへの1つの入力データバスと、画像メ
モリからの1つの出力データバスがあって、画像入力回
路の複数系統の出力データは上記入力データバスへも出
力可能で、演算回路へは上記出力データバスより入力デ
ータが与えられ、演算回路の出力データは、上記入力デ
ータバスへ入力され、画像出力回路の複数系統の入力へ
は、上記出力データバス上のデータと入力データバス上
のデータが入力可能であることを特徴とする特許請求の
範囲第1項記載の画像処理装置。 - (3)画像メモリへの入力データバスとの画像メモリか
らの出力データバスと演算回路の出力データを出力回路
の一つの入力系統へ入力する専用のデータラインがあっ
て出力回路の複数の入力系統へは上記画像メモリの複数
の出力データバスと演算回路からの専用データライン上
のデータが入力可能であることを特徴とする特許請求の
範囲第1項記載の画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19244385A JPS6252676A (ja) | 1985-08-30 | 1985-08-30 | 画像処理装置 |
US07/652,318 US5191647A (en) | 1985-08-30 | 1991-02-07 | Image data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19244385A JPS6252676A (ja) | 1985-08-30 | 1985-08-30 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6252676A true JPS6252676A (ja) | 1987-03-07 |
Family
ID=16291386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19244385A Pending JPS6252676A (ja) | 1985-08-30 | 1985-08-30 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6252676A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07678U (ja) * | 1993-05-14 | 1995-01-06 | 株式会社明電舎 | 産業用マニプレータのマスタアーム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5719883A (en) * | 1980-05-08 | 1982-02-02 | Chesebrough Ponds | Video inspecting system |
-
1985
- 1985-08-30 JP JP19244385A patent/JPS6252676A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5719883A (en) * | 1980-05-08 | 1982-02-02 | Chesebrough Ponds | Video inspecting system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07678U (ja) * | 1993-05-14 | 1995-01-06 | 株式会社明電舎 | 産業用マニプレータのマスタアーム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11103407A (ja) | Ccdデータ画素補間回路およびこのccdデータ画素 補間回路を備えたデジタルスチルカメラ | |
JPH087560B2 (ja) | 画像情報表示装置 | |
JPS6252676A (ja) | 画像処理装置 | |
JP2557042B2 (ja) | プログラム転送装置 | |
JP2743051B2 (ja) | 画像処理装置 | |
JP3145477B2 (ja) | 子画面表示回路 | |
JP2626294B2 (ja) | カラー画像処理装置 | |
JPS6234280A (ja) | 画像処理デ−タ出力方式 | |
JPS6332588A (ja) | 表示制御装置 | |
JPH0553547A (ja) | 表示制御装置 | |
JPS63240620A (ja) | 画像表示装置 | |
JPS61198371A (ja) | 画像処理システム | |
JPH01233515A (ja) | 情報処理装置 | |
JPS62219078A (ja) | 拡張画像演算処理装置 | |
JPS61193190A (ja) | 表示制御装置 | |
JPS61102895A (ja) | メモリ制御回路 | |
JPH04146483A (ja) | ディスプレイ制御装置 | |
JPH04355564A (ja) | 画像処理装置 | |
JPH0271324A (ja) | データ転送装置 | |
JPH027093A (ja) | 表示用アドレス発生装置 | |
JPH04252326A (ja) | 複数フレームバッファを有する画像合成表示装置 | |
JPH02126372A (ja) | 画像処理装置 | |
JPH10111927A (ja) | 画像処理装置 | |
JPH0367294A (ja) | 表示制御装置 | |
JPS62296278A (ja) | イメ−ジメモリ制御方式 |