JPS63240620A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえばラスクスキャン式のＣＩ？Ｔディス
プレイ等を表示手段として使用する画像表示装置に関し
、更に詳述すればグラフィック画面等の画像を高速表示
し得る画像表示装置に関する。

〔従来技術〕

近年、コンピュータ技術の血展に伴って、所謂コンピュ
ータグラフィックスと称される画像処理技術が、たとえ
ばプラント監視装置等の工業分野でも広く利用されてい
る。

第４図は、−例として「日経エレクトロニクス１９８４
年５月２１日号」に公表された上述のようなグラフイン
ク画像を処理し表示する画像表示装置の構成を示すブロ
ック図である。

第４図において参照符号１は画像表示装置全体の制御を
司るＣＰＵ　、２はシステムバス、３はＣＰＵＩから与
えられる指示及び画像データに従って画像処理を実行す
る画像処理手段としてのＣＲＴコントローラである。こ
のＣＲＴコントローラ３はフレームメモリ４にビットマ
ツプ方式で画像データを害込む描画機能と、この描画機
能により書込んだ画像データの内の１画面分を読出して
表示手段としてのＣＲＴディスプレイ６に画像を表示さ
せる表示機能との二つの機能を有している。

図中４は上述の如＜　ＣＩ？Ｔコントローラ３により描
画された画像データを記憶するフレームメモリであり、
５はこのフレームメモリから出力される並列の画像デー
タを直列のデータ、具体的にはビデオ信号に変換する並
列／直列変換回路５であり、６は画像がその表示面に表
示されるＣＲＴディスプレイである。

なお、７は上述のＣＲＴコントローラ３．フレームメモ
リ４．並列／直列変換回路５相互間での並列画像データ
の送受を行うためのデータバスである。

次に、このような構成の従来の画像表示装置の動作につ
いて、第５図の画面更新の際のＣＲＴコントローラ３の
動作モードを示すタイミングチャートを参照して簡単に
説明する。

ＣＰＩＩＩから画像データと画像処理の指示とがＣＲＴ
コントローラ３に与えられると、ＣＩ？Ｔコントローラ
３は第５図に■にて示す画面更新期間、つまり描ｉｉ！
／表示処理モードになり、前述の如きフレームメモリ４
への描画処理とその結果フレームメモリ４に書込まれた
画像データの内の１画面分の読出し、即ちＣＩ？Ｔディ
スプレイ６への表示処理とを交互に実行する。

より具体的には、この描画／表示処理モードでは描画サ
イクルと表示すイクルとが反復されるが、ＣＰｔ１ｌか
らＣＲＴコントローラ３に画像データと画像処理の指示
とが与えられることにより、各描画サイクルにおいてフ
レームメモリ４には画像データが順次書込まれ、またそ
の各表示すイクルにおいてフレームメモリ４に記憶され
ている画像データの内の１両面分が並列データとして順
次続出されて並列／直列変換回路５によりビデオ信号に
変換され、更にＣ１？Ｔデイスプレイ６に与えられて画
像として表示される。

そして第５図に■にて示す表示モードは、ＣＰＵＩから
ＣＲＴコントローラ３へは画像データも画像処理の指示
も与えられず、このため表示すイクルのみが反復される
のでフレームメモリ４に書込まれている画像データが反
復表示されるのみで画面更新が行われない期間である。

〔発明が解決しようとする問題点〕

このようなＣＲＴコントローラ３を備えた従来の構成は
、画像データのフレームメモリへノＦＭ　画及びそのＣ
ＲＴデイスプレイ６への表示の処理をＣＰＩＪＩにより
行う構成では、ＣＰＵＩの負担が非常に大きくなって他
の処理を実行する余裕が無くなり、また表示処理そのも
のについても、高画質（高解像度）の表示、叩ち１画面
当たりのデータ量が大きい表示を行うにはＣＰＵＩによ
る処理では追従仕切れないために採られた構成である。

しかし、上述のような構成の従来の画像表示装置では、
ＣＩ？Ｔディスプレイ６の表示画面を更新する場合、第
５図の０の期間の如く、描画処理と表示処理とが交互に
反復実行されるため、高解像度の画面の表示に際しては
フレームメモリ４へのＣＩＩＴコントローラ３による描
画処理に比較的長時間を要するので、画面の更新に長時
間を要し、このためたとえば高速の動画の表示には対応
出来ないという問題が生じる。このため、画面更新の高
速化を図らんとして画像メモリ更新期間中には描画処理
のみを実行させるようにすれば、描画処理期間中はＣＩ
？Ｔディスプレイ６への表示が全く行えず、その間は画
面が消えてちらつくという問題が生じる。

本発明はこのような問題点に鑑みてなされたものであり
、高解像度の画像をも高速でＬｍ画及び表示処理可能で
あり、しかも画像のちらつきの発生を抑制し得る画像表
示装置の提供を目的とする。

〔問題点を解決するための手段〕

本発明の画像表示装置は、フレームメモリから表示のた
めに読出された画像データを一時記憶するバッファメモ
リと、このバッファメモリに一時記憶された画像データ
のＣＩ？Ｔディスプレイへの表示をフレームメモリへの
画像データの書込みとは関係無しに実行する表示制御手
段とを備えている。

〔作用〕

本発明の画像表示装置では、ＣＩ？Ｔディスプレイに表
示されるべき画像データがバッファメモリに記憶され、
この画像データの読出し、即ちＣＲＴディスプレイへの
表示がフレームメモリに画像データを書込む画像処理手
段とは別途に設けた表示処理手段により実行される。こ
のため、表示処理とは独立して画像データのフレームメ
モリへの書込み、即ち画面の更新が実行される。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて詳述す
る。

第１図は本発明に係る画像表示装置の第１の実施例の構
成を示すブロック図であり、前述の従来技術の説明に使
用した第４図と同一構成部分には同一の参照符号を付与
しである。

第１図において、参照符号ｌは画像表示装置全体の制御
を司るＣＰＩＩであり、ＣＲＴコントローラ３に画像デ
ータと種々の指示を与える。このＣＰＵＩとＣＩ？Ｔコ
ントローラ３とはシステムハス２により接続されている
。

３は上述の如く、画像処理手段としてのＣＲＴコントロ
ーラである。このＣＩＩ？コントローラ３はＣＰＵ１か
ら与えられる指示に従って同じ＜　ＣＰＵＩから与えら
れる画像データをフレームメモリ４にビットマツプ方式
で書込む描画機能、及びＣＩ？Ｔディスプレイ６に表示
されるべき１画面分の画像データを読出す機能とを有し
ている。

図中４は上述の如（ＣＲＴコントローラ３により描画さ
れた画像データを記憶するフレームメモリである。

５は並列の画像データを直列のデータ、より具体的には
ビデオ信号に変換して表示手段としてのＣＩ？Ｔディス
プレイ６に与える並列／直列変換回路５である。

ところで本発明の画像表示装置では、上述のフレームメ
モリ４と並列／直列変換回路５との間にバッファメモリ
８が介在されている。即ち、このバックアメモリ８には
、ＣＲＴコントローラ３によりフレームメモリ４から読
出された画Ｉ象データの１画面分が一時記憶される。換
言すれば、本発明の画像表示装置では従来のこの種の装
置のようにフレームメモリ４から直接並列／直列変換回
路５を介してＣＲＴディスプレイ６に画像データが与え
られて画像の表示が行われるのではなく、フレームメモ
リ４に書込まれている画ｆ象データの内のＣＲＴディス
プレイ６に実際に表示される１画面分がＣＲＴコントロ
ーラ３により読出されて一旦バノファメモリ８に記憶さ
れるのである。

図中９は表示処理装置としての表示コントローラであり
、上述のバッファメモリ８に記憶されている１画面分の
画像データの読出し処理、即ち並列／直列変換回路５を
介してのＣＲＴディスプレイ６への出力表示の処理を実
行する。

なお、７は上述のＣＩ？Ｔコントローラ３．フレームメ
モリ４．バッフアメモリ８相互間での並列の画像データ
の送受を行うためのデータバスである。

以上のような構成の本発明の画像表示装置の動作につい
て、第２図に示す画面更新の際のＣＲＴコントローラ３
の動作モードを示すタイミングチャートに従って以下に
説明する。

ＣＰＵＩから画像データと画像処理の指示とがＣＲＴコ
ントローラ３に与えられると、ＣＲＴコントローラ３は
第２図に■にて示す描画処理モードになり、その間の各
描画サイクルにおいて順次フレームメモリ４への画像デ
ータの描画を行って更新画面、即ち次の画面の描画を実
行する。

一方この間、表示コントローラ９はフレームメモリ４に
一時記憶されている１画面分の画像データ、より具体的
には現在の描画処理モードの１回前の描画処理モードに
おいてフレームメモリ４に書込まれた画像データの内の
１画面分の画像データを並列／直列変換回路５に出力さ
せている。これにより、バッファメモリ８に一時記す、
りされている画像データはフレームメモリ４から並列デ
ータとして読出されて並列／直列変換回路５によりビデ
オ信号に変換され、更にＣＲＴディスプレイ６に出力さ
れて画像として表示される。

やがてＣＲＴコントローラ３が更新画面のフレームメモ
リ４への描画処理を終了すると、ＣＲＴコントローラ３
は第２図に■にて示す表示処理モードになり、その間の
各表示すイクルにおいて順次フレームメモリ４に書込ま
れている画像データのバッファメモリ８への出力を実行
する。これによりバッファメモリ８にはそれまで一時記
憶されていた更新前の画像データに代わって更新画像デ
ータが記憶される。そして、このバッファメモリ８に新
たに記憶された更新画像データは表示コントローラ９に
より読出されて並列／直列変換回路５に与えられるので
、更新画面のＣＩ？Ｔディスプレイ６への表示が行われ
る。

この後、再度描画処理モードになると、その間の各描画
サイクルにおいて順次フレームメモリ４にはＣＲＴコン
トローラ３により更に次の更新画面の画像データが描画
されるが、その間、バッファメモリ８に記憶されている
更新画面のデータがＣＲＴディスプレーイ６に表示され
ているので、画面が消えるあるいはちらつくというよう
な問題は生しない。

第３図は本発明の他の実施例を示すブロック図であり、
本実施例では重ね合わせ表示方式、所謂ウィンド画面の
表示を行う場合の構成を示している。

なお、前述の第１図に示した本発明の第１の実施例の構
成及び第４図に示した従来例の構成と同一の部分には同
一の参照符号を付与しである。

本実施例では上述の第１の実施例の構成に加えて、フレ
ームメモリ４とバッファメモリ８との間に、それぞれフ
レームメモリ４から出力される画像データをラッチする
二つのデータランチ回路１０ａ。

１０ｂ及びこれらのデータラッチ回路ｔｅａ、　１０ｂ
にう・７チされている画像データを合成する重ね合わせ
回路１１とが介装されている。

第１のデータランチ回路１０ａ、は、フレームメモリ４
に書込まれている画像データの内からＣＲＴコントロー
ラ３により読出されたベース画面、つまり１画面分の量
のデータをランチし、また第２のデータランチ回路１ｏ
ｂは、同様にウィンド画面、つまり１画面中の一部分の
画像データをラッチする。

重ね合わせ回路１１は、第１のデータラッチ回路１０ａ
がラッチしているベース画面の画像データ上に第２のデ
ータラッチ回路１０ｂがラッチしているウィンド画面の
画像データを合成してバッファメモリ８に書込む。

従って、重ね合わせ回路１１によりバッファメモ’Ｊ　
８に書込まれた合成画像データは、上述の第１の実施例
の場合と同様に表示コントローラ９により並列／直列変
換回路５を介してＣＲＴディスプレイ６に表示されるの
で、ＣＲＴコントローラ３によるフレームメモリ４への
画像データの描画はＣＲＴディスプレイ６への画像表示
とは関係無く実行可能である。

〔効果〕

以上のように本発明によれば、実際にＣＩＩＴディスプ
レイに表示される画像データを一時記憶するバッファメ
モリと、このバッファメモリに記憶されている両１象デ
ータの表示処理を行う表示処理手段とを新たに設けたの
で、フレームメモリへの描画処理をＣＩ？Ｔディスプレ
イへの表示処理とは関係なしに実行可能になる。従って
、高解像度の画像を高速で更新表示することが可能にな
るので、画面のちらつき等は解消される。

【図面の簡単な説明】

第１図は本発明の第１の実施例による画像表示装置のｔ
ｎ成を示すブロック図、第２図はその画面更新の際のＣ
Ｉ？Ｔコントローラの動作モードを示すタイミングチャ
ート、第３図は本発明の第２の実施例の構成を示すブロ
ック図、第４図は従来の画像表示装置の一例の構成を示
すブロック図、第５図はその画面更新の際のＣＲＴコン
トローラの動作モードを示すタイミングチャートである
。 ３・・・ＣＩＩＴコントローラ　　４・・・フレームメ
モリ６・・・ＣＩ？Ｔディスプレイ　　８・・・バッフ
ァメモリ９・・・表示コントローラ なお、各図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １、画像表示手段と、画像データを記憶するフレームメ
   モリと、該フレームメモリに画像データを書込み、また
   前記表示手段に表示されるべき画像データを読出す画像
   処理手段とを備えた画像表示装置において、 前記画像処理手段により前記フレームメモ リから読出された画像データを一時記憶するバッファメ
   モリと、 該バッファメモリに記憶された１画面分の 画像データを前記表示手段に表示させる表示処理手段と を備えたことを特徴とする画像表示装置。