JPH045688A - ディスプレイ制御装置の自己診断方式 - Google Patents
ディスプレイ制御装置の自己診断方式Info
- Publication number
- JPH045688A JPH045688A JP2107282A JP10728290A JPH045688A JP H045688 A JPH045688 A JP H045688A JP 2107282 A JP2107282 A JP 2107282A JP 10728290 A JP10728290 A JP 10728290A JP H045688 A JPH045688 A JP H045688A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- video
- self
- circuit
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000003745 diagnosis Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はディスプレイ装置にテキスト文字やグラフイ
ンク画像を表示するためのディスプレイ制御装置の自己
診断方式に関するものである。
ンク画像を表示するためのディスプレイ制御装置の自己
診断方式に関するものである。
第３図は、従来のディスプレイ制御装置の構成ブロック
図である。第３図において、ｌは画面に表示するテキス
ト文字のコードやグラフインク画面のデータを格納する
りフレッシュメモリ、２はリフレッシュメモリ２のデー
タを表示データに変換するビデオ生成回路、３はビデオ
生成回路２が出力するパラレルビデオデータをＲ（赤色
信号）Ｇ（緑色信号）、Ｂ（青色信号）等のシリアルデ
ータ（ビデオ信号）に変換するパラレル／シリアル変換
器、４はリフレッシュメモリ１やビデオ生成回路２、パ
ラレル／シリアル変換器３に各種クロックや制御信号を
出力するタイミング制御回路、５はディスプレイ制御装
置全体を制御するｃｐｕである。９はリフレッシュメモ
リ１、ビデオ生成回路２、パラレル／シリアル変換器３
、及びタイミング制御回路４からなるビデオ信号出力部
、１２はＣＰＵ５とビデオ信号出力部９を有するディス
プレイ制御装置、１１はディスプレイ制御装置１２の出
力により情報を表示するディスプレイ装置である。
図である。第３図において、ｌは画面に表示するテキス
ト文字のコードやグラフインク画面のデータを格納する
りフレッシュメモリ、２はリフレッシュメモリ２のデー
タを表示データに変換するビデオ生成回路、３はビデオ
生成回路２が出力するパラレルビデオデータをＲ（赤色
信号）Ｇ（緑色信号）、Ｂ（青色信号）等のシリアルデ
ータ（ビデオ信号）に変換するパラレル／シリアル変換
器、４はリフレッシュメモリ１やビデオ生成回路２、パ
ラレル／シリアル変換器３に各種クロックや制御信号を
出力するタイミング制御回路、５はディスプレイ制御装
置全体を制御するｃｐｕである。９はリフレッシュメモ
リ１、ビデオ生成回路２、パラレル／シリアル変換器３
、及びタイミング制御回路４からなるビデオ信号出力部
、１２はＣＰＵ５とビデオ信号出力部９を有するディス
プレイ制御装置、１１はディスプレイ制御装置１２の出
力により情報を表示するディスプレイ装置である。
次にこの従来例の動作について説明する。ＣＰＵ５によ
り画面に表示されるべきテキスト文字のコードやグラフ
ィックデータがリフレッシュメモリ１に書き込まれる。
り画面に表示されるべきテキスト文字のコードやグラフ
ィックデータがリフレッシュメモリ１に書き込まれる。
リフレッシュメモリ１のデータは、予めＣＰＵ５により
ディスプレイ装置１１に適した設定がなされたタイミン
グ制御回路４から出力される表示アクセス制御信号によ
り、周期的に読み出される。ビデオ生成回路２はリフレ
ッシュメモリ１のデータを取り込み、色生成や各種アト
リビュートの合成等を行ないＲ，Ｇ、Ｂ等の各色に応じ
たパラレルビデオ信号を生成する。
ディスプレイ装置１１に適した設定がなされたタイミン
グ制御回路４から出力される表示アクセス制御信号によ
り、周期的に読み出される。ビデオ生成回路２はリフレ
ッシュメモリ１のデータを取り込み、色生成や各種アト
リビュートの合成等を行ないＲ，Ｇ、Ｂ等の各色に応じ
たパラレルビデオ信号を生成する。
パラレルシリアル変換器３はタイミング生成回路４が出
力するロード信号、シフトクロック等によりパラレルビ
デオ信号をシリアルビデオ信号に変換して、ディスプレ
イ装置１１に出力する。
力するロード信号、シフトクロック等によりパラレルビ
デオ信号をシリアルビデオ信号に変換して、ディスプレ
イ装置１１に出力する。
従来のディスプレイ制御装置は以上のように構成されて
いたため、ビデオ信号系のＣＰＵ等による自動診断はり
フレンシュメモリのライト／り一ド／コンベアテスト程
度しか行えず、ビデオ生成回路以降ディスプレイ装置に
至るまでの各回路の診断は、ディスプレイ装置に表示さ
れる画像を別に用意した正しい画像と比べるために人間
がチエツクする必要があり、このため、検査のコストが
嵩む、担当者の能力による検査内容のばらつき、検査漏
れ、検査効率の低下等の問題点があった。
いたため、ビデオ信号系のＣＰＵ等による自動診断はり
フレンシュメモリのライト／り一ド／コンベアテスト程
度しか行えず、ビデオ生成回路以降ディスプレイ装置に
至るまでの各回路の診断は、ディスプレイ装置に表示さ
れる画像を別に用意した正しい画像と比べるために人間
がチエツクする必要があり、このため、検査のコストが
嵩む、担当者の能力による検査内容のばらつき、検査漏
れ、検査効率の低下等の問題点があった。
ところで、特開昭６１−２３２７６２号公報に示される
先行技術は、第４図に示すように、画面上のデータをＸ
方向（水平同期信号）のみの座標に置き換えて、読み取
りスタート信号の入力があった場合に無条件に縦２列以
上分のデータを読み込み、垂直同期信号が入力される度
に読み込みデータを横へ移動させ、垂直同期信号が入力
された回数分繰り返し、データを外部へ出力するように
構成されている。第４図に示すように１度目の垂直同期
信号（ＶＳＹＮＣ）ではＡ、Ｂのそれぞれ縦１列分を読
み込み、２度目の垂直同期信号ではＣ，Ｄのそれぞれ縦
１列分を読み込み、３度目の垂直同期信号ではＥ、Ｆの
それぞれ縦１列分を読み込む。この先行技術は、１フイ
ールド（１垂直向期信号）中に縦１列分の画像データし
か読み取れなかったものを、１フイールド中に縦２列以
上の画像データを読み込むことにより、画像読み取り速
度の向上を図っているが、装置のハードウェアの診断を
行なうためには別に用意した正しい画像と比べる作業等
を行なわなければならないので、上記従来例と同様な問
題点が生しる。
先行技術は、第４図に示すように、画面上のデータをＸ
方向（水平同期信号）のみの座標に置き換えて、読み取
りスタート信号の入力があった場合に無条件に縦２列以
上分のデータを読み込み、垂直同期信号が入力される度
に読み込みデータを横へ移動させ、垂直同期信号が入力
された回数分繰り返し、データを外部へ出力するように
構成されている。第４図に示すように１度目の垂直同期
信号（ＶＳＹＮＣ）ではＡ、Ｂのそれぞれ縦１列分を読
み込み、２度目の垂直同期信号ではＣ，Ｄのそれぞれ縦
１列分を読み込み、３度目の垂直同期信号ではＥ、Ｆの
それぞれ縦１列分を読み込む。この先行技術は、１フイ
ールド（１垂直向期信号）中に縦１列分の画像データし
か読み取れなかったものを、１フイールド中に縦２列以
上の画像データを読み込むことにより、画像読み取り速
度の向上を図っているが、装置のハードウェアの診断を
行なうためには別に用意した正しい画像と比べる作業等
を行なわなければならないので、上記従来例と同様な問
題点が生しる。
この発明は上記のような問題点を解決するためになされ
たもので、ビデオ信号系のハードウェア診断を人間が介
在することなしに、自己診断を可能にするディスプレイ
制御装置の自己診断方式を得ることを目的とする。
たもので、ビデオ信号系のハードウェア診断を人間が介
在することなしに、自己診断を可能にするディスプレイ
制御装置の自己診断方式を得ることを目的とする。
Ｃ課題を解決するための手段〕
この発明に係る自己診断方式は、処理装置（ＣＰＬ１５
）が読み込みたいディスプレイ装置１１の画面上の座標
をセットするレジスタ７と、このレジスタ７にセットさ
れた座標が示すビデオ信号出力部９からのビデオ信号を
ラッチするビデオラッチ回路６とを備え、このビデオラ
ッチ回路６にラッチされたビデオ信号と元のビデオ信号
とを処理装置（ＣＰＵ５）で比較することにより、ディ
スプレイ制御装置１０を自己診断することを特徴とする
ものである。
）が読み込みたいディスプレイ装置１１の画面上の座標
をセットするレジスタ７と、このレジスタ７にセットさ
れた座標が示すビデオ信号出力部９からのビデオ信号を
ラッチするビデオラッチ回路６とを備え、このビデオラ
ッチ回路６にラッチされたビデオ信号と元のビデオ信号
とを処理装置（ＣＰＵ５）で比較することにより、ディ
スプレイ制御装置１０を自己診断することを特徴とする
ものである。
処理装置（ＣＰＵ５）は読み込みたいディスプレイ装置
１１の画面上の座標をレジスタ７にセットする。ビデオ
ラッチ回路６はレジスタ７にセットされた座標が示すビ
デオ信号出力部９がらのビデオ信号をラッチする。処理
装置（ＣＰ ＴＪ ５ ）は、ビデオラッチ回路６にラ
ッチされたビデオ信号と元のビデオ信号とを比較するこ
とにより、ディスプレイ制御装置１０の自己診断を行う
。
１１の画面上の座標をレジスタ７にセットする。ビデオ
ラッチ回路６はレジスタ７にセットされた座標が示すビ
デオ信号出力部９がらのビデオ信号をラッチする。処理
装置（ＣＰ ＴＪ ５ ）は、ビデオラッチ回路６にラ
ッチされたビデオ信号と元のビデオ信号とを比較するこ
とにより、ディスプレイ制御装置１０の自己診断を行う
。
第１図はこの発明の一実施例に係る自己診断方式を採用
したディスプレイ制御装置の構成プロソり図である。第
１図において、第３図に示す構成要素に対応するものに
は同一の符号を付し、その説明を省略する。第１図にお
いて、７はＣＰＵ（処理装置ン５が読み込みたいディス
プレイ装置１１の画面上の座標（Ｘ、Ｙ）をセットする
レジスタ、６はこのレジスタ７にセットされた座標（Ｘ
、Ｙ）が示すビデオ信号出力部９からのビデオ信号をラ
ッチする（Ｒ，Ｇ、Ｂ等の各表示色に対応した１ドツト
分のデータを格納する）ビデオラッチ回路、８はＣＰＵ
５の指示によりレジスタ７で示された座標（Ｘ、Ｙ）の
ビデオ信号をビデオラッチ回路６にラッチさせるための
ラッチパルス生成回路である。
したディスプレイ制御装置の構成プロソり図である。第
１図において、第３図に示す構成要素に対応するものに
は同一の符号を付し、その説明を省略する。第１図にお
いて、７はＣＰＵ（処理装置ン５が読み込みたいディス
プレイ装置１１の画面上の座標（Ｘ、Ｙ）をセットする
レジスタ、６はこのレジスタ７にセットされた座標（Ｘ
、Ｙ）が示すビデオ信号出力部９からのビデオ信号をラ
ッチする（Ｒ，Ｇ、Ｂ等の各表示色に対応した１ドツト
分のデータを格納する）ビデオラッチ回路、８はＣＰＵ
５の指示によりレジスタ７で示された座標（Ｘ、Ｙ）の
ビデオ信号をビデオラッチ回路６にラッチさせるための
ラッチパルス生成回路である。
次にこの実施例の動作について説明する。リフレッシュ
メモリ１に書き込まれた表示データは従来技術と同一の
動作でパラレル／シリアル変換器３からＲ，Ｃ，、Ｂ等
の各色のシリアルビデオ信号として出力される。シリア
ルビデオ信号は、ディスプレイ装置１１に出力されると
同時に、ビデオラッチ回路６に送出される。ここで、Ｃ
ＰＵ５が任意の座１ （Ｘ、Ｙ）に対してビデオ信号（
ビデオデータ）の読み込みをする場合、レジスタ７に画
面上に対応する座標（Ｘ、Ｙ）を指定し、う。
メモリ１に書き込まれた表示データは従来技術と同一の
動作でパラレル／シリアル変換器３からＲ，Ｃ，、Ｂ等
の各色のシリアルビデオ信号として出力される。シリア
ルビデオ信号は、ディスプレイ装置１１に出力されると
同時に、ビデオラッチ回路６に送出される。ここで、Ｃ
ＰＵ５が任意の座１ （Ｘ、Ｙ）に対してビデオ信号（
ビデオデータ）の読み込みをする場合、レジスタ７に画
面上に対応する座標（Ｘ、Ｙ）を指定し、う。
チパルス生成回路８はタイミング制御回路４からの各種
クロックに同期してビデオラッチ回路６の書き込みパル
ス信号を発生する。これらにより、ビデオラッチ回路６
には１ドツト分のビデオ信号（表示ビデオデータ）が格
納される。ビデオラッチ回路６に表示ビデオデータが格
納されたあとは、ＣＰＵ５が予め用意しておいた表示ビ
デオデータとビデオラッチ回路６の内容とを比較する事
により、ディスプレイ制御装置１０のハードウェアの自
動診断が可能となる。
クロックに同期してビデオラッチ回路６の書き込みパル
ス信号を発生する。これらにより、ビデオラッチ回路６
には１ドツト分のビデオ信号（表示ビデオデータ）が格
納される。ビデオラッチ回路６に表示ビデオデータが格
納されたあとは、ＣＰＵ５が予め用意しておいた表示ビ
デオデータとビデオラッチ回路６の内容とを比較する事
により、ディスプレイ制御装置１０のハードウェアの自
動診断が可能となる。
上記実施例は、画面上のデータを第２図に示すようにＸ
、Ｙ方向（水平同期信号、垂直同期信号）の座標に置き
換えているため、任意の１点く又は複数点）分のデータ
（ビデオ信号）を読み込むことが可能で、このデータを
ディスプレイ制御装置内部にリードハックを行い、元の
データとの比較を行うことにより自己診断を自動的に行
なうことができる。
、Ｙ方向（水平同期信号、垂直同期信号）の座標に置き
換えているため、任意の１点く又は複数点）分のデータ
（ビデオ信号）を読み込むことが可能で、このデータを
ディスプレイ制御装置内部にリードハックを行い、元の
データとの比較を行うことにより自己診断を自動的に行
なうことができる。
なお、上記実施例では、ディスプレイ装置とのインタフ
ェースがデジタルの場合を示したが、アナログインタフ
ェースの場合でも、デジタル／アナログ変換器とアナロ
グ／デジタル変換器をパラレル／シリアル変換器３とビ
デオラッチ回路６との間に設ければ同様の効果を奏する
。又、上記実施例でのビデオラッチ回路６とレジスタ７
とラッチパルス生成回路８を別の独立した装置として従
来回路と並列に置き両者の間をケーブルで接続する構成
でもよい。さらに、ＣＰＵ０代わりに他のマイクロプロ
セッサやコントローラがディスプレイ制御装置を制御し
ている構成でも同様の効果が得られる。
ェースがデジタルの場合を示したが、アナログインタフ
ェースの場合でも、デジタル／アナログ変換器とアナロ
グ／デジタル変換器をパラレル／シリアル変換器３とビ
デオラッチ回路６との間に設ければ同様の効果を奏する
。又、上記実施例でのビデオラッチ回路６とレジスタ７
とラッチパルス生成回路８を別の独立した装置として従
来回路と並列に置き両者の間をケーブルで接続する構成
でもよい。さらに、ＣＰＵ０代わりに他のマイクロプロ
セッサやコントローラがディスプレイ制御装置を制御し
ている構成でも同様の効果が得られる。
以上のように本発明によれば、処理装置が読み込みたい
画面上の座標をセットするレジスタと、このレジスタに
セットされた座標が示すビデオ信号をラッチするビデオ
ラッチ回路とを備え、このラッチされたビデオ信号と元
のビデオ信号とを比較し、自己診断を行なうようにした
ので、ビデオ信号系のハードウェア診断を人間が介在す
ることなしに自己診断を行なえ、これにより製品の検査
が確実に効率良（行なえ、したがって安価で高倍転性の
ディスプレイ制御装置を捉供できるという効果が得られ
る。
画面上の座標をセットするレジスタと、このレジスタに
セットされた座標が示すビデオ信号をラッチするビデオ
ラッチ回路とを備え、このラッチされたビデオ信号と元
のビデオ信号とを比較し、自己診断を行なうようにした
ので、ビデオ信号系のハードウェア診断を人間が介在す
ることなしに自己診断を行なえ、これにより製品の検査
が確実に効率良（行なえ、したがって安価で高倍転性の
ディスプレイ制御装置を捉供できるという効果が得られ
る。
第１図はこの発明の一実施例に係る自己診断方式を採用
したディスプレイ制′４Ｂ装置の構成ブロック図、第２
図はこの実施例における座標を説明するための図、第３
図は従来のディスプレイ制御装置の構成ブロック図、第
４図は先行技術の動作を説明するための図で夷る。 ５・・・・・・ＣＰＵ （処理装置）、６・・・・・・
ビデオラッチ回路、７・・・・・・レジスタ、９・・・
・・・ビデオ信号出力部、１０・・・・・・ディスプレ
イ制御装置、１１・・・・・・ディスプレイ装置。 代理人 大君 増雄（ほか２名） 美 図 篇 図 第 ２図 Ｏ：画イ龜データ 」 図 面像データ 手続補正書（自発） 平成 ２年１０月 ４日
したディスプレイ制′４Ｂ装置の構成ブロック図、第２
図はこの実施例における座標を説明するための図、第３
図は従来のディスプレイ制御装置の構成ブロック図、第
４図は先行技術の動作を説明するための図で夷る。 ５・・・・・・ＣＰＵ （処理装置）、６・・・・・・
ビデオラッチ回路、７・・・・・・レジスタ、９・・・
・・・ビデオ信号出力部、１０・・・・・・ディスプレ
イ制御装置、１１・・・・・・ディスプレイ装置。 代理人 大君 増雄（ほか２名） 美 図 篇 図 第 ２図 Ｏ：画イ龜データ 」 図 面像データ 手続補正書（自発） 平成 ２年１０月 ４日
Claims (1)
- ディスプレイ装置にテキスト文字やグラフィック画像を
表示するためのビデオ信号を出力するビデオ信号出力部
と、このビデオ信号出力部を制御しディスプレイ装置に
所望の画像を表示させるための演算・制御を行なう処理
装置とを備えたディスプレイ制御装置において、上記処
理装置が読み込みたいディスプレイ装置の画面上の座標
をセットするレジスタと、このレジスタにセットされた
座標が示す上記ビデオ信号出力部からのビデオ信号をラ
ッチするビデオラッチ回路とを設け、このビデオラッチ
回路にラッチされたビデオ信号と元のビデオ信号とを上
記処理装置で比較することにより、ディスプレイ制御装
置を自己診断することを特徴とするディスプレイ制御装
置の自己診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107282A JPH045688A (ja) | 1990-04-23 | 1990-04-23 | ディスプレイ制御装置の自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107282A JPH045688A (ja) | 1990-04-23 | 1990-04-23 | ディスプレイ制御装置の自己診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045688A true JPH045688A (ja) | 1992-01-09 |
Family
ID=14455129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107282A Pending JPH045688A (ja) | 1990-04-23 | 1990-04-23 | ディスプレイ制御装置の自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045688A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659652A (ja) * | 1992-06-09 | 1994-03-04 | Toshiba Corp | 表示制御装置 |
| US6326996B1 (en) | 1995-11-06 | 2001-12-04 | Gateway, Inc. | Display device having self contained diagnostic image generation capability |
-
1990
- 1990-04-23 JP JP2107282A patent/JPH045688A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659652A (ja) * | 1992-06-09 | 1994-03-04 | Toshiba Corp | 表示制御装置 |
| US6326996B1 (en) | 1995-11-06 | 2001-12-04 | Gateway, Inc. | Display device having self contained diagnostic image generation capability |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2797435B2 (ja) | 表示コントローラ | |
| WO1987005428A1 (en) | Image display device | |
| JPH045688A (ja) | ディスプレイ制御装置の自己診断方式 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPS5937833B2 (ja) | キヤラクタデイスプレイ装置に於けるペ−ジ情報表示方式 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPH08129356A (ja) | 表示装置 | |
| JP2610182B2 (ja) | ビデオ走査周波数変換装置 | |
| JPH06348224A (ja) | 映像表示装置および映像表示装置の液晶駆動装置 | |
| JPH036510B2 (ja) | ||
| JPH0333273B2 (ja) | ||
| KR960000276B1 (ko) | 비디오 신호 프레임 변환장치 | |
| JPH01277890A (ja) | 表示制御方式 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JPS6132136A (ja) | 画像表示装置 | |
| JPH0451093A (ja) | 表示制御回路 | |
| JPH11184450A (ja) | 画像処理装置 | |
| JPH0311396A (ja) | 文字表示システム | |
| JPS6086592A (ja) | カ−ソル表示制御方式 | |
| JPS6172331A (ja) | 画像デ−タ読出回路 | |
| JPH03105386A (ja) | 表示器用コントローラ | |
| JPH03123390A (ja) | 表示検査装置 | |
| JPH0219891A (ja) | 表示制御回路 | |
| JPH10293563A (ja) | カラー液晶表示装置およびその駆動装置 | |
| JPS63282785A (ja) | 表示デ−タ折返しテスト方式 |