JPH05314256A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH05314256A JPH05314256A JP4143543A JP14354392A JPH05314256A JP H05314256 A JPH05314256 A JP H05314256A JP 4143543 A JP4143543 A JP 4143543A JP 14354392 A JP14354392 A JP 14354392A JP H05314256 A JPH05314256 A JP H05314256A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- memory
- data
- output
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 画像処理などのデジタル信号処理を高速に行
う。 【構成】 本発明の画像データ処理装置は、一画面分の
画像データを記憶する複数のアドレスを備えた入力画像
メモリ３と、この入力画像メモリ３から所望するアドレ
スに対応する画像データと該アドレスに隣接するアドレ
スに対応する複数の画像データとを同時に出力する出力
手段と、この出力手段からの画像データの平均値を演算
する演算回路４と、この演算回路４からの演算結果を記
憶する出力画像メモリ８とを具備する。 【効果】 従来、信号処理系によって複数回の処理が必
要であったが、１回で済むようになる。
う。 【構成】 本発明の画像データ処理装置は、一画面分の
画像データを記憶する複数のアドレスを備えた入力画像
メモリ３と、この入力画像メモリ３から所望するアドレ
スに対応する画像データと該アドレスに隣接するアドレ
スに対応する複数の画像データとを同時に出力する出力
手段と、この出力手段からの画像データの平均値を演算
する演算回路４と、この演算回路４からの演算結果を記
憶する出力画像メモリ８とを具備する。 【効果】 従来、信号処理系によって複数回の処理が必
要であったが、１回で済むようになる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤカメラ等から入
力されたデジタル画像データに対して種々の画像処理を
施すのに好適な画像データ処理装置に関する。
力されたデジタル画像データに対して種々の画像処理を
施すのに好適な画像データ処理装置に関する。
【０００２】
【従来の技術】従来の画像データ処理装置においては、
図３のように構成されている。すなわち、図３におい
て、ＣＣＤカメラ５１より入力された画像信号をＡ／Ｄ
変換器５２において、ｎビットのデジタルデータに変換
し、入力画像メモリ５３に書き込まれる。信号処理系５
４は、入力画像メモリ５３のうちアドレス５５で指定さ
れた１つのアドレスの１つの画像データをデータバス５
６を介して読み込み、種々の処理を施した出力データを
出力画像メモリ５７に書き込む。また、信号処理系５４
は入力画像データを内蔵されたマイクロプログラムでな
る処理手順を実行して、画素単位に所定の演算処理を施
すようになっていた。
図３のように構成されている。すなわち、図３におい
て、ＣＣＤカメラ５１より入力された画像信号をＡ／Ｄ
変換器５２において、ｎビットのデジタルデータに変換
し、入力画像メモリ５３に書き込まれる。信号処理系５
４は、入力画像メモリ５３のうちアドレス５５で指定さ
れた１つのアドレスの１つの画像データをデータバス５
６を介して読み込み、種々の処理を施した出力データを
出力画像メモリ５７に書き込む。また、信号処理系５４
は入力画像データを内蔵されたマイクロプログラムでな
る処理手順を実行して、画素単位に所定の演算処理を施
すようになっていた。
【０００３】
【発明が解決しようとする課題】従来は、画像処理にお
いてよく行われる、任意のアドレスのデータ及びその近
傍のアドレスのデータ数個を用いて演算処理を行う場
合、デジタル信号処理系５４には入力画像メモリ５３よ
り、データ個数回の読み込み動作と、少なくともデータ
個数分の回数の四則演算が必要とされるため、非常に時
間がかかるという問題があった。
いてよく行われる、任意のアドレスのデータ及びその近
傍のアドレスのデータ数個を用いて演算処理を行う場
合、デジタル信号処理系５４には入力画像メモリ５３よ
り、データ個数回の読み込み動作と、少なくともデータ
個数分の回数の四則演算が必要とされるため、非常に時
間がかかるという問題があった。
【０００４】そこで、本発明は、上記のような画像処理
を高速に行える画像データ処理装置を提供することを目
的とする。
を高速に行える画像データ処理装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、一画面分の画像データを記憶する複数のア
ドレスを備えた第１のメモリと、この第１のメモリから
所望するアドレスに対応する画像データと該アドレスに
隣接するアドレスに対応する複数の画像データとを同時
に出力する出力手段と、この出力手段からの画像データ
の平均値を演算する演算手段と、この演算手段からの演
算結果を記憶する第２のメモリとを備えたものである。
するために、一画面分の画像データを記憶する複数のア
ドレスを備えた第１のメモリと、この第１のメモリから
所望するアドレスに対応する画像データと該アドレスに
隣接するアドレスに対応する複数の画像データとを同時
に出力する出力手段と、この出力手段からの画像データ
の平均値を演算する演算手段と、この演算手段からの演
算結果を記憶する第２のメモリとを備えたものである。
【０００６】
【作用】本発明は前記の構成によって、デジタル信号処
理系は第１のメモリに対して１回の読み込み動作のみ
で、任意の複雑な画像処理を施すことができる。
理系は第１のメモリに対して１回の読み込み動作のみ
で、任意の複雑な画像処理を施すことができる。
【０００７】
【実施例】図１に本装置の実施例を示す。図１に示す画
像データ処理装置は、ＣＣＤカメラ１と、ＣＣＤカメラ
１からのアナログ画像信号をデジタルデータに変換する
Ａ／Ｄ変換器２と、Ａ／Ｄ変換器２が出力するデジタル
画像データを格納する入力画像メモリ３と、入力画像メ
モリ３に種々の演算を施す演算回路４と、装置全体を制
御する信号処理系５と、信号処理系５により出力される
アドレスバス６と、信号処理系５、演算回路４、信号処
理系５からの出力データを格納する出力画像メモリ８
と、出力画像メモリ８、演算回路４、入力画像メモリ３
とのデータのやりとりを行うデータバス７と、信号処理
系５により入力画像メモリ３，演算回路４，出力画像メ
モリ８を制御するコントロールバス９とを備えている。
像データ処理装置は、ＣＣＤカメラ１と、ＣＣＤカメラ
１からのアナログ画像信号をデジタルデータに変換する
Ａ／Ｄ変換器２と、Ａ／Ｄ変換器２が出力するデジタル
画像データを格納する入力画像メモリ３と、入力画像メ
モリ３に種々の演算を施す演算回路４と、装置全体を制
御する信号処理系５と、信号処理系５により出力される
アドレスバス６と、信号処理系５、演算回路４、信号処
理系５からの出力データを格納する出力画像メモリ８
と、出力画像メモリ８、演算回路４、入力画像メモリ３
とのデータのやりとりを行うデータバス７と、信号処理
系５により入力画像メモリ３，演算回路４，出力画像メ
モリ８を制御するコントロールバス９とを備えている。
【０００８】ここで、ＣＣＤカメラ１より入力され、入
力画像メモリ３に書き込まれた任意のアドレスの画像デ
ータａと、図２に示すような近傍の画素データ８個との
平均値を求める処理を行う場合について以下に述べる。
力画像メモリ３に書き込まれた任意のアドレスの画像デ
ータａと、図２に示すような近傍の画素データ８個との
平均値を求める処理を行う場合について以下に述べる。
【０００９】図２は、本実施例での平均値算出する場合
に用いた画像データａに対する近傍の８個のａ1 〜ａ8
の位置関係を示すものである。
に用いた画像データａに対する近傍の８個のａ1 〜ａ8
の位置関係を示すものである。
【００１０】信号処理系５がアドレスバス６を介して画
像データａが格納されているアドレスを出力すると、入
力画像メモリ３は画像データａとともに、その近傍のｎ
個のデータを出力する。演算回路４は、そのｎ個のデー
タより、図２に示すような位置関係にあるａを中心にし
た９個の画像データを選択し、同時にそれらの平均値を
求め、結果をデータバス７に出力する。その出力された
データは、出力画像メモリ８に書き込まれる。
像データａが格納されているアドレスを出力すると、入
力画像メモリ３は画像データａとともに、その近傍のｎ
個のデータを出力する。演算回路４は、そのｎ個のデー
タより、図２に示すような位置関係にあるａを中心にし
た９個の画像データを選択し、同時にそれらの平均値を
求め、結果をデータバス７に出力する。その出力された
データは、出力画像メモリ８に書き込まれる。
【００１１】このように、信号処理系５が入力画像メモ
リ３に対して読み込み動作を一度行うだけで、平均値が
出力画像メモリに書き込まれるので、非常に処理が高速
になる。
リ３に対して読み込み動作を一度行うだけで、平均値が
出力画像メモリに書き込まれるので、非常に処理が高速
になる。
【００１２】上記の本実施例によれば、従来の装置では
信号処理系が９回の読み込み動作と、９回の加算と１回
の除算を必要としていたのに対して、ただ１回の動作を
行うだけとなり、非常に処理が高速になる。
信号処理系が９回の読み込み動作と、９回の加算と１回
の除算を必要としていたのに対して、ただ１回の動作を
行うだけとなり、非常に処理が高速になる。
【００１３】
【発明の効果】以上説明したように本発明によれば、上
記の構成としたことにより、デジタル信号処理系は第１
のメモリに対して１回の読み込み動作のみで、任意の複
雑な画像処理を施すことができるので、従来のものに比
べて高速処理を行うことができる画像データ処理装置を
提供することができる。
記の構成としたことにより、デジタル信号処理系は第１
のメモリに対して１回の読み込み動作のみで、任意の複
雑な画像処理を施すことができるので、従来のものに比
べて高速処理を行うことができる画像データ処理装置を
提供することができる。
【図１】本発明の一実施例である画像データ処理装置の
概略ブロック図である。
概略ブロック図である。
【図２】本実施例での平均値算出する場合に用いた画像
データａに対する近傍の８個のａ1 〜ａ8 の位置関係を
示す図である。
データａに対する近傍の８個のａ1 〜ａ8 の位置関係を
示す図である。
【図３】従来の画像データ処理装置の概略ブロック図で
ある。
ある。
１ ＣＣＤカメラ ２ Ａ／Ｄ変換器 ３ 入力画像メモリ ４ 演算回路 ５ 信号処理系 ６ アドレスバス ７ データバス ８ 出力画像メモリ ９ コントロールバス
Claims (1)
- 【請求項１】 一画面分の画像データを記憶する複数の
アドレスを備えた第１のメモリと、 この第１のメモリから所望するアドレスに対応する画像
データと該アドレスに隣接するアドレスに対応する複数
の画像データとを同時に出力する出力手段と、 この出力手段からの画像データの平均値を演算する演算
手段と、 この演算手段からの演算結果を記憶する第２のメモリと
を備えたことを特徴とする画像データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143543A JPH05314256A (ja) | 1992-05-08 | 1992-05-08 | 画像データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143543A JPH05314256A (ja) | 1992-05-08 | 1992-05-08 | 画像データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314256A true JPH05314256A (ja) | 1993-11-26 |
Family
ID=15341199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143543A Withdrawn JPH05314256A (ja) | 1992-05-08 | 1992-05-08 | 画像データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05314256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8276007B2 (en) | 2007-12-25 | 2012-09-25 | Murata Manufacturing Co., Ltd. | Processor and switching power supply apparatus |
-
1992
- 1992-05-08 JP JP4143543A patent/JPH05314256A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8276007B2 (en) | 2007-12-25 | 2012-09-25 | Murata Manufacturing Co., Ltd. | Processor and switching power supply apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| US4607340A (en) | Line smoothing circuit for graphic display units | |
| JPS6042943B2 (ja) | 表示装置 | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JPS58219664A (ja) | 画像変換装置 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPH03192392A (ja) | 映像信号出力装置 | |
| JP2709356B2 (ja) | 画像処理方法 | |
| US5367616A (en) | Isopleth generator for applying isopleths to digital picture data and method therefor | |
| JP2002062316A (ja) | 波形記録装置 | |
| JPH07234948A (ja) | 画像処理装置 | |
| JPH0520450A (ja) | 画像処理装置 | |
| JP2938107B2 (ja) | パターン認識装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPS61139888A (ja) | 画像演算装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPS6354641A (ja) | 画像処理用メモリ装置 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPS6235970A (ja) | グラフイツクデイスプレイ装置 | |
| JPS62117080A (ja) | 画像処理装置 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPH03152677A (ja) | デジタル画像間データ比較装置 | |
| JPH02187874A (ja) | 画像処理装置 | |
| JPH01130692A (ja) | 映像信号記録方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |