JPS6235970A - グラフイツクデイスプレイ装置 - Google Patents
グラフイツクデイスプレイ装置Info
- Publication number
- JPS6235970A JPS6235970A JP17418985A JP17418985A JPS6235970A JP S6235970 A JPS6235970 A JP S6235970A JP 17418985 A JP17418985 A JP 17418985A JP 17418985 A JP17418985 A JP 17418985A JP S6235970 A JPS6235970 A JP S6235970A
- Authority
- JP
- Japan
- Prior art keywords
- gdc
- graphic display
- command
- sent
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
本発明は、複数のビデオRAMに画像データを書込む形
式のグラフィックディスプレイ装置に関し、特に、同一
の画像データを同時に複数のビデオRAMに書込めるグ
ラフィックディスプレイ装置に関する。
式のグラフィックディスプレイ装置に関し、特に、同一
の画像データを同時に複数のビデオRAMに書込めるグ
ラフィックディスプレイ装置に関する。
[従来の技術]
従来、グラフィックディスプレイ装置として、第2図に
示すようなものがある。
示すようなものがある。
同図に示すグラフィックディスプレイ装置は、複数のビ
デオRAM31〜34を備える・と共に、該各ビデオR
AM31〜34毎に設けられて、表現すべき画像データ
をビットマツプ上の画素データに展開して対応するビデ
オRAM31〜34に格納するグラ。
デオRAM31〜34を備える・と共に、該各ビデオR
AM31〜34毎に設けられて、表現すべき画像データ
をビットマツプ上の画素データに展開して対応するビデ
オRAM31〜34に格納するグラ。
フィックディスプレイコントローラ21〜24と、上記
ビデオRAM31〜34からの画素データをD/A変換
するD/A変換器40と、アナログ信号に変換された画
素データを表示するCRTディスプレイ50と、表現す
べき画像データを形成すると共に、」−記名部の動作を
制御するディスプレイプロセッサ10と、タイミングコ
ントローラ60とを備えて構成される。
ビデオRAM31〜34からの画素データをD/A変換
するD/A変換器40と、アナログ信号に変換された画
素データを表示するCRTディスプレイ50と、表現す
べき画像データを形成すると共に、」−記名部の動作を
制御するディスプレイプロセッサ10と、タイミングコ
ントローラ60とを備えて構成される。
この従来のグラフィックディスプレイ装置は、各グラフ
ィックディスプレイコン)・ローラ(以下GDCと略記
する。) 21〜24が、ディスプレイプロセ・ンサ1
0からのコマンドを受けて、画像情報をビデオRAMに
書込むと共に、表示のため、周期的にビデオRAMをア
クセスしながら、格納されている画素データを読出して
、D/A変換器40に送す、CRTディスプレイ50に
て画像表示させるよう作用する。この場合、各GDC2
1〜24は、タイミングコントローラ80のタイミング
信号により同期をとっている。
ィックディスプレイコン)・ローラ(以下GDCと略記
する。) 21〜24が、ディスプレイプロセ・ンサ1
0からのコマンドを受けて、画像情報をビデオRAMに
書込むと共に、表示のため、周期的にビデオRAMをア
クセスしながら、格納されている画素データを読出して
、D/A変換器40に送す、CRTディスプレイ50に
て画像表示させるよう作用する。この場合、各GDC2
1〜24は、タイミングコントローラ80のタイミング
信号により同期をとっている。
[発明が解決しようとする問題点]
しかしながら、この従来のグラフィックディスプレイ装
置にあっては、各GDC21〜24が独立に作用し、デ
ィスプレイプロセッサIOは、各GDC21〜24に対
し、個別にコマンドやビデオRAMアクセスのためのア
ドレスデータを送るため、複数のビデオRAMに同一の
処理を行なう場合でも、各GDC21〜24毎に同じ処
理を繰り返すことになり、効率が悪いという欠点がある
。
置にあっては、各GDC21〜24が独立に作用し、デ
ィスプレイプロセッサIOは、各GDC21〜24に対
し、個別にコマンドやビデオRAMアクセスのためのア
ドレスデータを送るため、複数のビデオRAMに同一の
処理を行なう場合でも、各GDC21〜24毎に同じ処
理を繰り返すことになり、効率が悪いという欠点がある
。
本発明は、かかる欠点を解決すべくなされたもので、コ
マンド等を送るGDCを複数個指定することができて、
複数のビデオRAMに同一の処理を行なう場合でも、各
GDC毎に同じ処理を繰り返すことなく、−回の処理で
済み、書込みの効率を向上したグラフィックディスプレ
イ装置を提供することを目的とする。
マンド等を送るGDCを複数個指定することができて、
複数のビデオRAMに同一の処理を行なう場合でも、各
GDC毎に同じ処理を繰り返すことなく、−回の処理で
済み、書込みの効率を向上したグラフィックディスプレ
イ装置を提供することを目的とする。
E問題点を解決するための手段]
本発明は、複数のビデオRAMを備えると共に、該各ビ
デオRAM毎に設けられて、表現すべき画像データをビ
ットマツプ上の画素データに展開して、対応するビデオ
RAMに格納するグラフィックディスプレイコントロー
ラと、ト記ビデオRAMからの画素データをD/A変換
するD/A変換器と、アナログ信号に変換された画素デ
ータを表示するCRTディスプレイと、表現すべき画像
データを形成すると共に、上記各部の動作を制御するデ
ィスプレイプロセッサとを備えてなるグラフィックディ
スプレイ装置において、上記ディスプレイプロセッサと
グラフィックディスプレイコントローラとの間に設けら
れて、ディスプレイプロセッサから指定される複数のグ
ラフィックディスプレイコントローラを入力可能に設定
するGDC指定手段を備えて構成されることを特徴とす
る。
デオRAM毎に設けられて、表現すべき画像データをビ
ットマツプ上の画素データに展開して、対応するビデオ
RAMに格納するグラフィックディスプレイコントロー
ラと、ト記ビデオRAMからの画素データをD/A変換
するD/A変換器と、アナログ信号に変換された画素デ
ータを表示するCRTディスプレイと、表現すべき画像
データを形成すると共に、上記各部の動作を制御するデ
ィスプレイプロセッサとを備えてなるグラフィックディ
スプレイ装置において、上記ディスプレイプロセッサと
グラフィックディスプレイコントローラとの間に設けら
れて、ディスプレイプロセッサから指定される複数のグ
ラフィックディスプレイコントローラを入力可能に設定
するGDC指定手段を備えて構成されることを特徴とす
る。
[作用]
」−記構酸によれば、複数のGDCに同一処理を行なわ
せる場合に、先ず、ディスプレイプロセッサにて、該当
するGDCについてその指定信号をGDC指定手段に送
る。GDC指定手段は、この指定信号を保持すると共に
、該当するGDCに送る。この指定信号が送られたGD
Cでは、ディスプレイプロセッサからのコマンドを受は
入れ可能とする。
せる場合に、先ず、ディスプレイプロセッサにて、該当
するGDCについてその指定信号をGDC指定手段に送
る。GDC指定手段は、この指定信号を保持すると共に
、該当するGDCに送る。この指定信号が送られたGD
Cでは、ディスプレイプロセッサからのコマンドを受は
入れ可能とする。
こ(7) 状8で、ディスプレイプロセッサは、実行す
べきコマンドを出力する。このコマンドは、すべてのG
DCに送られるが、指定信号により受入れ可能状態とな
っているGDCにおいてのみ有効となる。
べきコマンドを出力する。このコマンドは、すべてのG
DCに送られるが、指定信号により受入れ可能状態とな
っているGDCにおいてのみ有効となる。
この指定信号が有効となったGDCでは、送られてくる
コマンドを受は入れ、それを実行する。
コマンドを受は入れ、それを実行する。
従って、同一コマンドを複数のGDCに送って、同時に
実行させることができる。
実行させることができる。
ここに、コマンドとは、GDCへの命令、ビデオRAM
へのアドレス、データ等を含むものである。
へのアドレス、データ等を含むものである。
[実施例コ
本発明の実施例について図面を参照して説明する。
〈実施例の構成〉
第1図に本発明グラフィックディスプレイ装置の一実施
例の構成を示す。
例の構成を示す。
同図に示すグラフィックディスプレイ装置は、複数のビ
デオRAM31〜34を備えると共に、該各ビデオRA
M31〜34毎に設けられて、表現すべき画像データを
ビットマツプ上の画素データに展開して、対応するビデ
オRAM31〜34に格納するGDC21〜24と、上
記ビデオRAM31〜34からの画素データをD/A変
換するD/A変換器4oと、アナログ信号に変換された
画素データを表示するCRTディスプレイ50と、表現
すべき画像データを形成すると共に、上記各部の動作を
制御するディス−!レイプロセッサ10と、タイミング
コントローラ60とを備えて構成される従来のグラフィ
ックディスプレイ装置に、GDC指定手段を備えて構成
される。また、ディスプレイプロセッサ10とGDC2
1〜24とは、共通バス90により接続されている。
デオRAM31〜34を備えると共に、該各ビデオRA
M31〜34毎に設けられて、表現すべき画像データを
ビットマツプ上の画素データに展開して、対応するビデ
オRAM31〜34に格納するGDC21〜24と、上
記ビデオRAM31〜34からの画素データをD/A変
換するD/A変換器4oと、アナログ信号に変換された
画素データを表示するCRTディスプレイ50と、表現
すべき画像データを形成すると共に、上記各部の動作を
制御するディス−!レイプロセッサ10と、タイミング
コントローラ60とを備えて構成される従来のグラフィ
ックディスプレイ装置に、GDC指定手段を備えて構成
される。また、ディスプレイプロセッサ10とGDC2
1〜24とは、共通バス90により接続されている。
GDC指定手段は、本実施例では、GDC指定レジスタ
70と、オアゲート回路81〜84とからなり、−1ユ
記デイスプレイプロセツサ10とGDC21〜24との
間に設けられて、ディスプレイプロセッサlOから指定
される複数のGDC21〜24の全部または一部を入力
可能に設定する機能を有する。
70と、オアゲート回路81〜84とからなり、−1ユ
記デイスプレイプロセツサ10とGDC21〜24との
間に設けられて、ディスプレイプロセッサlOから指定
される複数のGDC21〜24の全部または一部を入力
可能に設定する機能を有する。
GDC指定レジスタ70は、例えば、シリアルイン・パ
ラレルアウト形式のレジスタからなり、入力がディスプ
レイプロセッサ10に接続され、その出力がオアゲート
回路81〜84に接続される。このオアゲート回路81
〜84の他の入力端子には、ディスプレイプロセッサ1
0からの直接の指定信号が入力される。
ラレルアウト形式のレジスタからなり、入力がディスプ
レイプロセッサ10に接続され、その出力がオアゲート
回路81〜84に接続される。このオアゲート回路81
〜84の他の入力端子には、ディスプレイプロセッサ1
0からの直接の指定信号が入力される。
〈実施例の作用〉
上記のように構成される実施例のグラフィックディスプ
レイ装置の書込は、次のように行なう。
レイ装置の書込は、次のように行なう。
複数のGDCl例えば、G D C21,23に同じ処
理を行なわせる場合には、先ず、ディスプレイブ1:+
セッサ10は、”0101” 、するGDc指定信号を
GDC指定レジスタ70に設定する。このGDC指定レ
ジスタ70は、パラレルに出力するので、この指定信号
は、GDC21〜24にオアゲート回路81〜84を介
して各ビットが1対1に対応する。即ち、−桁目がGD
C21に、二桁目がGDC22に、三桁目がGDC23
に、四桁目がGDC24に各々対応する。
理を行なわせる場合には、先ず、ディスプレイブ1:+
セッサ10は、”0101” 、するGDc指定信号を
GDC指定レジスタ70に設定する。このGDC指定レ
ジスタ70は、パラレルに出力するので、この指定信号
は、GDC21〜24にオアゲート回路81〜84を介
して各ビットが1対1に対応する。即ち、−桁目がGD
C21に、二桁目がGDC22に、三桁目がGDC23
に、四桁目がGDC24に各々対応する。
本例の場合、GDC指定信号が“Ol 01 ”であル
カラ、GDC21とGI)C23とが1”トナリ、GD
C22とGDC24とが°“0”となる。従って、GD
C21とGDC23とが、コマンド受は入れ可能となる
。
カラ、GDC21とGI)C23とが1”トナリ、GD
C22とGDC24とが°“0”となる。従って、GD
C21とGDC23とが、コマンド受は入れ可能となる
。
この後、ディスプレイプロセッサlOが、コマンドおよ
び必要な情報を共通バス90に送り出す。これらの情報
は、各GDC21〜24に達するが、GDC指定信号に
より指定されているGDC21とGDC23のみに有効
に入力される。
び必要な情報を共通バス90に送り出す。これらの情報
は、各GDC21〜24に達するが、GDC指定信号に
より指定されているGDC21とGDC23のみに有効
に入力される。
GDC21とG D C23とは、各々入力されたコマ
ンドに従って、所定の処理を行なう。例えば、ビデオR
AM31および33に対する画素情報の書き換え等を実
行する。これは、GDC21とGDC23とにおいて、
タイミングコントローラBOからの同期信号に同期して
、各々並行して実行される。
ンドに従って、所定の処理を行なう。例えば、ビデオR
AM31および33に対する画素情報の書き換え等を実
行する。これは、GDC21とGDC23とにおいて、
タイミングコントローラBOからの同期信号に同期して
、各々並行して実行される。
次に、ディスプレイプロセッサ10が、” 1010゛
°なるGDC指定信号をGDC指定レジスタ70に設定
すると、」−記とは逆に、GDC22とGDC24とが
有効にコマンドを受は入れ、その実行を行なう。
°なるGDC指定信号をGDC指定レジスタ70に設定
すると、」−記とは逆に、GDC22とGDC24とが
有効にコマンドを受は入れ、その実行を行なう。
このようにして、ディスプレイプロセッサlOがGDC
指定レジスタ70に設定するGDC指定信号により指定
される全部または一部のGDC21〜24が、同一のコ
マンドを同時に受は入れて、実行することになる。この
指定は、ディスプレイプロセッサlOにおいて、任意に
行なうことができる。
指定レジスタ70に設定するGDC指定信号により指定
される全部または一部のGDC21〜24が、同一のコ
マンドを同時に受は入れて、実行することになる。この
指定は、ディスプレイプロセッサlOにおいて、任意に
行なうことができる。
なお、本実施例では、GDC指定レジスタ70を使用せ
ず、直接各GDC21〜24のいずれかを指定すること
もできる。この場合は、複数のGDCを指定することは
できない。
ず、直接各GDC21〜24のいずれかを指定すること
もできる。この場合は、複数のGDCを指定することは
できない。
〈実施例の変形〉
上記実施例では、個別のビデオRAMを対応するGDC
にて制御する例を示したが、一つのビデオRAMの記憶
領域を複数個に分割し、各領域を各々異なるGDCにて
制御する構成としてもよい。
にて制御する例を示したが、一つのビデオRAMの記憶
領域を複数個に分割し、各領域を各々異なるGDCにて
制御する構成としてもよい。
[発明の効果]
以上説明したように本発明は、コマンド等を送るべきG
DCを複数個、任意に指定することができて、複数のビ
デオRAMに同一の処理を行なう場合でも、各GDC毎
に同じ処理を繰り返すことなく、−回の処理で済み、書
込み等の処理効率を向上する効果がある。
DCを複数個、任意に指定することができて、複数のビ
デオRAMに同一の処理を行なう場合でも、各GDC毎
に同じ処理を繰り返すことなく、−回の処理で済み、書
込み等の処理効率を向上する効果がある。
第1図は本発明グラフィックディスプレイ装置の一実施
例の構成を示すブロック図、第2図は従来のグラフィッ
クディスプレイ装置の一実施例の構成、を示すブロック
図である。 10・・・ディスプレイプロセッサ 21〜24・・・グラフィックディスプレイコントロー
ラ(GDC) 31〜34・・・ビデオRAM 40・・・D/A変換器 50・・・CRTディスプレイ 60・・・タイミングコントローラ 70・・・GDC指定レジスタ 81〜84・・・オアゲート回路 90・・・共通バス
例の構成を示すブロック図、第2図は従来のグラフィッ
クディスプレイ装置の一実施例の構成、を示すブロック
図である。 10・・・ディスプレイプロセッサ 21〜24・・・グラフィックディスプレイコントロー
ラ(GDC) 31〜34・・・ビデオRAM 40・・・D/A変換器 50・・・CRTディスプレイ 60・・・タイミングコントローラ 70・・・GDC指定レジスタ 81〜84・・・オアゲート回路 90・・・共通バス
Claims (1)
- 【特許請求の範囲】 複数のビデオRAMを備えると共に、該各ビデオRAM
毎に設けられて、表現すべき画像データをビットマップ
上の画素データに展開して、対応するビデオRAMに格
納するグラフィックディスプレイコントローラと、上記
ビデオRAMからの画素データをD/A変換するD/A
変換器と、アナログ信号に変換された画素データを表示
するCRTディスプレイと、表現すべき画像データを形
成すると共に、上記各部の動作を制御するディスプレイ
プロセッサとを備えてなるグラフィックディスプレイ装
置において、 上記ディスプレイプロセッサとグラフィックディスプレ
イコントローラとの間に設けられて、ディスプレイプロ
セッサから指定される複数のグラフィックディスプレイ
コントローラを入力可能に設定するGDC指定手段を備
えて構成されることを特徴とするグラフィックディスプ
レイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17418985A JPS6235970A (ja) | 1985-08-09 | 1985-08-09 | グラフイツクデイスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17418985A JPS6235970A (ja) | 1985-08-09 | 1985-08-09 | グラフイツクデイスプレイ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6235970A true JPS6235970A (ja) | 1987-02-16 |
Family
ID=15974274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17418985A Pending JPS6235970A (ja) | 1985-08-09 | 1985-08-09 | グラフイツクデイスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6235970A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120022786A (ko) | 2009-04-22 | 2012-03-12 | 교와 가가꾸고교 가부시키가이샤 | 기둥 형상 산화아연 입자 및 그 제조 방법 |
-
1985
- 1985-08-09 JP JP17418985A patent/JPS6235970A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120022786A (ko) | 2009-04-22 | 2012-03-12 | 교와 가가꾸고교 가부시키가이샤 | 기둥 형상 산화아연 입자 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0095618B1 (en) | Memory system | |
JPS58202679A (ja) | テレビジヨンカメラ用の修正制御装置及び修正デ−タの自動的達成のためのシステム | |
US5191647A (en) | Image data processing system | |
JPS62275291A (ja) | コンピユ−タ・グラフイツク・システム | |
WO1987005428A1 (en) | Image display device | |
JPS6042943B2 (ja) | 表示装置 | |
JPS62118440A (ja) | プログラム転送方式 | |
JPS6235970A (ja) | グラフイツクデイスプレイ装置 | |
JPH07120415B2 (ja) | エアブラシ処理方法 | |
JPH0160835B2 (ja) | ||
JPS63206084A (ja) | 画像表示装置 | |
JPS62166475A (ja) | 画面の重ね合せ方式 | |
JP2626294B2 (ja) | カラー画像処理装置 | |
JP2669432B2 (ja) | 画像データ転送装置 | |
KR920010508B1 (ko) | 데이타 처리 시스템 제어에 의한 비데오 화상 처리 장치 및 방법 | |
JPH05314256A (ja) | 画像データ処理装置 | |
JPS604988A (ja) | 画像表示装置 | |
JPH0253797B2 (ja) | ||
JPS63126048A (ja) | 複数画素同時書込み回路 | |
JPS6235968A (ja) | 画素デ−タの高速書込方式 | |
JPH02132536A (ja) | 画像処理装置 | |
JPH01283593A (ja) | 表示メモリのアクセス方式 | |
JPH029387B2 (ja) | ||
JPH01316845A (ja) | 画像処理装置 | |
JPS6235985A (ja) | グラフイツクデイスプレイの空間情報優先装置 |