JPH02132536A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 本発明は効率良《画像処理のできる装置に関し、複数の
画像メモリに対して専用の制御回路により有効な画像処
理を可能とした処理装置を提供することを目的とし、 画像処理プロセッサとバスと複数の画像メモリとから成
り、画像源からの画像データを処理する画像処理装置に
おいて、画像のアクセスモードを設定するアクセスモー
ドレジスタと、画像アクセス回路とを含む画像メモリ制
御回路を具備し、該画像メモリ制御回路は画像処理プロ
セッサにより制御されるようにバスと接続されて構成す
る。

［産業上の利用分野］ 本発明は効率良く画像処理のできる装置に関する。

近年、テレビカメラなどの画像入力手段を用いて、対象
の画像を入力し、検査や認識を行う画像処理システムの
需要が増加している。これは、従来の目視による検査や
認識の工程を自動化し、工場の生産性を向上し、コスト
削減を図ることができるためである。この種システムで
は、画像メモリを複数有するため、画像処理の効率があ
まり良好ではないから、効率を向上させるための手段を
開発することが要望された。

［従来の技術コ 第４図は従来のこの種画像処理装置の構成を示す図であ
る。第４図において、１はＴＶカメラなどの画像源、２
はシステムバス、３は画像処理プロセソサ、４−Ｌ４−
２−・・４−ｎは画像メモリ、５は陰極線管のような表
示装置またはハードコピー装置を示す。画像処理プロセ
ッサ３はシステムバス２を介して画像源１と画像メモリ
４−１〜４−ｎと接続され、画像処理システムを構成し
ている。画像源１により撮像した画像データについて、
それが例えばカラー画像であれば、Ｒ，Ｇ，Ｂの各三原
色に対応するデータとして別個の画像メモリ４−１〜４
−３に対し各同一アドレスに対応させながら格納してい
る。また白黒画像であれば、その明るさについてメモリ
４−１に、更に三次元計測器などによって得られる距離
画像（白黒画像に対応）をメモリ４−２に格納するよう
な処理を行う。この場合は各メモリについてそのアドレ
スが全て同一となるとは限らないが、所定の対応を有し
て格納する。

これら格納処理は画像処理ブロセソサ３の制御により行
われるが、次にメモリ内容を読出して表示装置５に表示
するときは、画像処理ブロセ・ノサ３はメモリ上の前記
アドレスを個別に指定して続出を行い、次にその続出デ
ータを表示装置５に伝送して表示する。

［発明が解決しようとする課題］ 第４図に示すシステムにおける画像処理プロセッサは、
画像メモリを読出して表示するとき、画像メモリに対し
アクセスする画像メモリへのアドレスは、システムバス
２上では全て異なる必要がある。たとえ画像メモリにつ
いて同一画像のデータを格納するためメモリ毎のアドレ
スは同一であっても、システムバス上では所謂上位アド
レスを異ならせるため、同一画像の異なるデータの読み
書きをしたい場合は、画像メモリに対し別個のアドレス
を与えて順次にアクセスする必要が生じた。

そのため画像処理に長時間を要するという欠点があった
。

本発明の目的は前述の欠点を改善し、複数の画像メモリ
に対して専用の制御回路により有効な画像処理を可能と
した処理装置を提供することにある。

［課題を解決するための手段］ 第１図は本発明の原理構成を示す図である。第１図にお
いて、１は画像源、２はバス、３は画像処理プロセノサ
、４−１．４−２−は画像メモリ、６は画像メモリ制御
回路、７はアクセスモードレジスタ、８は画像アクセス
回路を示す。

画像処理プロセッサ３とバス２と複数の画像メモリ４−
１．４−２　　とから成り、画像源１からの画像データ
を処理する画像処理装置において、本発明は下記の構成
としている。即ち、 画像のアクセスモードを設定するアクセスモーＦレジス
タ７と、画像アクセス回路８とを含む画像メモリ制御回
路６を具備し、該画像メモリ制御回路６は画像処理プロ
セッサ３により制御されるようにバス２と接続されてい
ることで構成する。

［作用］ 画像処理プロセソサ３は画像メモリ４−１．４−２・・
にアクセスするとき、予め画像メモリのアクセスモード
を定め、画像メモリ制御回路６内のアクセスモードレジ
スタフに格納して置く。画像処理プロセッサ３が画像メ
モリをアクセスするアドレスを画像アクセス回路８に与
えると、画像アクセス回路８はアドレスモードレジスタ
７のデータを参照して、画像メモリに対しアクセス順序
を定めながら、画像メモリへのアドレスを送出してメモ
リに対する書込・続出を行う。そのため画像メモリに対
する書込・続出が並列的にも実行できるため、所要時間
が短縮化される。

［実施例］ 第２図は本発明の実施例として画像メモリ制御回路とバ
スの具体的構成を示す図、第３図はアクセスモードレジ
スタの設定状況を示す図である。

第２図において、９はデータ変換回路、１０−１はシス
テムバス、１０−２は画像バスを示し、第１図のバス２
を分割して構成したもの、１１は画像メモリアドレスデ
ータ経路、１２は画倣パス・画像メモリに対するアドレ
スデータ経路、１３は画像データ経路を示し、その他第
１図と同一の符号は同様のものを示す。第３図はアクセ
スモードレジスタの設定状況を示すもので、画像の１画
素を８ビットにより２５６階調を表示できるように画像
メモリに格納するとして、２つのメモリＡ．Ｂの１画素
を１６ビットで表示するとき、第３図Ａは、そのＡメモ
リに８ビットのＡデータを、Ｂメモリに８ビットのＢデ
ータを設定して置くことを示し、図示しない画像処理プ
ロセッサが予めセントする。

第２図に示すバス２はその画像処理プロセッサからのメ
モリに対する制御アドレスを、画像アクセス回路８に対
し与え、１６ビットの画像データをデータ変換回路９に
同時に経路１１を介して与える。次に画像アクセス回路
８は、アクセスモードレジスタフの内容を見て、Ａデー
タおよびＢデータに対する画像メモリ４−１および４−
２の画像アドレスを算出し、更にデータ変換回路９は１
６ビットの画像データをＡデータ・Ｂデータの２つに分
割する。各データは同時にアドレスデータ回路１２と画
像バス１３を介してメモリに与えられる。そのときアク
セスされた各メモリに対し、画像デー夕は画像バス１０
−２を介して同時に格納される．若し画像データの続出
のときは画像データは画像データ経路１３を介してデー
タ変換回路９に到達し、その回路９において各画像メモ
リからのデータをまとめて、図示しない表示装置に表示
させるため送出する。

第２図の例では第１図のバス２をシステムバス１０−１
と画像バスｌＯ−２とに分割したため、画像バス１０−
２をシステムバス１０−１より高速のデータ伝送が可能
となるように構成するとき、共通バス２のみを使用する
場合と比較し、より高速動作をさせることが可能である
。

次に第３図Ｂはアクセスモードレジスタについて、他の
モードを設定した例を示す図である。この場合はＡデー
タ乃至Ｄデータについて各４ビットにより所定のメモリ
をアクセスできるアドレスを構成していることを示して
いる。各メモリデータが８ビットで構成されているとき
は、それを４ビットに圧縮し、４つのデータで１６ビッ
トを構成するようにデータ変換回路９は動作する。

第３図ＣはＡデータは８ビソト、Ｂ，　Ｃ各データは４
ビットでメモリをアドレスを指定する。

そして第３図Ｄは、同一メモリの隣接アドレスについて
、相次いでの処理を行うときのアドレス指定を行う場合
を示すレジスタの設定状況を示している。

［発明の効果］ このようにして本発明によると、画像データについてア
クセス処理するとき、画像メモリ制御回路を介して行う
から、時間的に短縮されて効率的になる。特にカラー画
像などの複数のデータが各メモリに格納してある場合に
、一度のアクセスにより同時に処理ができるため好適で
ある。

２・・・・バス ３・・・画像処理プロセッサ ４−１．４−２・一画像メモリ ６・・・画像メモリ制御回路 ７・・・アクセスモードレジスタ ８−・画像アクセス回路

Claims (1)

1. 【特許請求の範囲】 　画像処理プロセッサ（３）とバス（２）と複数の画像
   メモリ（４−１）（４−２）・・・とから成り、画像源
   （１）からの画像データを処理する画像処理装置におい
   て、画像のアクセスモードを設定するアクセスモードレ
   ジスタ（７）と、画像アクセス回路（８）とを含む画像
   メモリ制御回路（６）を具備し、 該画像メモリ制御回路（６）は画像処理プロセッサ（３
   ）により制御されるようにバス（２）と接続されている
   こと を特徴とする画像処理装置。