JPH03161867A

JPH03161867A - 画像処理装置

Info

Publication number: JPH03161867A
Application number: JP30147789A
Authority: JP
Inventors: Takashi Ishikawa; 尚石川; Hideo Honma; 英雄本間; Yoshitake Nagashima; 長島　良武; Takashi Saito; 敬斉藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-11-20
Filing date: 1989-11-20
Publication date: 1991-07-11
Anticipated expiration: 2015-12-11
Also published as: JP3117205B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利川分野）本発明は、画像記憶装置に関し、文字あるいはグラフ等
の線画（以下『テキス＋−Ｊという）の画素情報と、階
調を有する写真等の中間調画像（以下「イメージ」とい
う）の画素情報とが混在する画像を記憶する画像記憶装
置に関する。

（従来の技術）一般にテキストを記憶する場合には、斜め線等の滑らか
さ及び連続性を確保するために高分解能が要求される一
方、イメージを記憶する場合には疑似輪郭による画質劣
化を回避するために高階調性が要求される。従って、従
来は第４図に示すようにイメージ領域とテキスト領域が
混在する画像を記憶する場合には、テキス｝・の品位、
即ち斜め線の滑らかさや連続性等を確保するのに十分な
分解能を実現し得る画素数と、イメージの疑似輪郭によ
る画質劣化を回避し得る階調数とを具備するように記憶
装置を構成していた。

（発明が解決しようとする課題）しかしながら、上記従来の記憶装置によれば、テキスト
及びイメージの双方の画質を高品位なものとするために
は、画素数及び階調数の双方が増加し、膨大なメモリ容
量が必要となる結果、装置（ハードウエア）の規模、及
びコストが膨大なものになるという欠点があった。例え
ば、階調数を２５６とすると、階調表現のために１画素
あたり８ビット必要となり、テキスト（通常Ｉ画素あた
り】ビット必要である）のみの場合に比べて、８−３〜倍のメモリ容量が必要となる。

本発明は上述の点に鑑みてなされたものであり、テキス
トとイメージとが混在する画像を記憶する装置であって
、メモリ容量を増加させることなくテキスト及びイメー
ジ双方の画質を良好に保つことができる画像記憶装置を
提供することを目的とする。

（課題を解決するための手段及び作用）上記目的を達成
するため本発明は、テキスト画素から成るテキスト領域
と、イメージ画素から成るイメージ領域とが混在する画
像を記憶する画像記憶装置において、前記イメージ画素
の階調情報を複数の画素に展開して記憶する記憶手段を
設けることにより、イメージ画素の階調情報を、メモリ
容量を増加させることなく記憶するようにしたものであ
る。

また、前記イメージ領域を判定するイメージ領域判定手
段と、記憶すべき画像をＮ個（Ｎは２以上の整数）の画
素から成るブロックに分割するブロック化手段とを設け
るとともに、前記イメージ一４− 領域判定手段は各ブロック毎にイメージ領域であるか否
かを判定し、前記記憶手段はイメージ領域においてはＮ
個の画素に階調情報の各ビツＩ・を割当てて記憶するよ
うにしたり、あるいは前記イメージ領域判定手段は、長
方形で表現されるイメージ領域の最初に走査される画素
の座標（ｘｏ，　ｙｏ）と、イメージ領域の最後に走査
される画素の座標（ｘ＋，ｙ＋）とに基づいて、走査中
の画素の座標（ｘ，ｙ）が、ｘ０≦ｘ≦ｘ１かつｙＯ≦
ｙ≦ｙ１が成立する範囲内にあるときイメージ領域と判
定し、前記記憶手段は前記イメージ領域をＮ個（Ｎは２
以上の整数）の画素から成るブロックに分割するととも
に、Ｎ個の各画素に階調情報の各ビットを割当てて記憶
するようにすることにより、Ｎビットで表現可能な階調
数のイメージ画素を記憶するようにしたものである。

（実施例）以下本発明の実施例を添付図面に基づいて詳述する。

第１図は、本発明の一実施例に係る画像記憶装置、具体
的にはページプリンタのイメージプロセッサ部のブロッ
ク構成図であり、同図の入ノノ端子ｌには図示しないホ
ストコンピュータ、イメージリーダ等のホスト装置から
コマンド及びデータが入力される。該入ノＪされたコマ
ンド及びデータはインタプリタ２へ入力され、インタブ
リタ２はこれらを解釈し、テキスト（文字等）情報はテ
キスト処理回路３へ、またイメージ（写真等）情報はイ
メージ処理回路４へそれぞれ供給する。テキスト処理回
路３は、テキストデータを各画素（メモリの最小単位）
に展開し、ページメモリ６に書き込む。イメージ処理回
路４は、コマンドに従ってイメージデータの加工（例え
ば、拡大縮小等の処理）を行った後、イメージの階調情
報を有する複数のビットを後述する所定の規則に従って
各画素に展開し、ページメモリ６に書き込むとともに、
イメージ領域を表示するイメージ領域情報をイメージ領
域検出回路５に入力する。イメージ領域検出回路５は上
記イメージ領域情報により、ページメモリ６に書き込ま
れたデータがテキストかイメージかを各ブロック毎に判
定し、メモリ制御回路７より入力されるタイミングに従
って判定結果を階調付加回路９に入ノノする。

イメージ領域検出回路５は、例えばページメモリ６の各
ブロック毎に１ビットずつ割当てた領域判定メモリを有
し、以下のような処理を行う。即ち、■前記領域判定メ
モリ上のビットを最初ＩＩ　Ｏ　Ｉ＋に初期化し、■イ
メージ処理回路４がページメモリ６にデータを書き込む
度に幻応する領域判定メモリ上のビッｌ・をＩＩ　Ｉ　
ＩＩとし、■ページメモリ６の読出しに対応して、領域
判定メモリのビットデータをイメージ判定信号として階
調｛；Ｊ加回路９に入力し、■初期化のためｒｒ　Ｏ　
＋＋を領域判定メモリに書き込む。従ってこの場合、ペ
ージメモリ６のメモリ容量の１．／（イメージ画素の量
子化ビット数）の容量の領域判定メモリが必要となる。

一力、入力端子１２にはプリンタエンジン（図示せず）
より同期信号が入力され、メモリ制御回路７は咳同期信
号に従ってページメモリ６の出力ポートを制御する。ペ
ージメモリ６はテキスｌ・画−７− 素ｌページ分の容量を持つデュアルボートＲＡＭであり
、ページメモリ６の入力側のランダムアクセスポートは
前記テキスト処理回路３及びイメージ処理回路４に接続
され、出力側のシリアルアクセスボ−１・はブロック化
回路８に接続されている。

即ち、テキスト処理回路３及びイメージ処理回路４は、
それぞれ処理した信号をランダムアクセスポートを介し
てページメモリ６の該当するアドレスに格納する。一方
、出力端子１ｌは図示しないプリンタヘッドに接続され
ており、ページメモリ６のシリアルボートは、プリンタ
エンジンの同期信号に合わせてページの先頭よりデータ
をプリント信号としてブロック化回路８に出力する。ブ
ロック化回路８は、ページメモリ６より出力されたプリ
ント信診を画素数Ｎ＝ｍＸｎ　（ただしＮは２以上の整
数）のブロックに分割し、Ｎビットデータとして階調｛
＝ｊ加回路９に入力する。階調付加回路９は、イメージ
領域検出回路５より入力される前記イメージ判定信号に
従い、該当ブロックがイメージ領域内のときには、Ｎビ
ットデータを階調−８− データと解釈し、ブロック内のＮ個の全画素の階調をＮ
ビットデータとする。一方、該当ブロックがテキス１・
領域内（即ちイメージ領域外）のときには、Ｎ個の画素
の各ビットを調べ、ビットが゛Ｏ”のときには、あらか
じめ設定してある背景の階調データ（通常は全ビットｒ
＋　Ｏ　ｎのデータ）を、ｒｒ　１　＋＋のときには、
あらかじめ設定してある文字部の階調データ（通常は全
ビットＩＩ　Ｉ　Ｉ＋のデータ）を夫々出力する。即ち
、イメーシ領域ではブロック内の全画素が同階調となる
が、テキスト領域では、文字が描画されている画素は文
字の階調、文字が描画されていない画素は背景の階調と
なる。階調イτｊ加回路９によって階調情報が｛＝Ｊ加
された画素データは、ラスク化回路１０に入力され、該
回路１０により、プリンタの走査に合致したラスク信号
に変換され、出力端子１１よりプリンタヘッド（図示せ
ず）に出力される。

例えばイメージ画素の階調数を２９＝５１２とすると、
３Ｘ３＝９ビットによって、全階調を表現できる。従っ
て、第２図（ａ）に示すようにテキスト画素の縦３行、
横３列を１ブロックとし（即ち、ｍ＝ｎ＝３とし）、イ
メージ画素の階調のビットデータをブロック内に配置し
てページメモリ６に記憶し、読出し時に階調データに組
み直すことにより，イメージ画素の階調の保存が可能と
なる。ただしブロック化により、分解能は低下してしま
う（前記例では縦横共に１／３となる）が、自然画にお
いては、文字ほどの分解能は必要でないため、大きな劣
化は生じない。第２図（ｂ）はイメージ画素の階調デー
タを示しており、同図（ａ）に各ビッ１・に対応するビ
ッ１・番号をイリしてある。

また、テキス１・領域はブロック化されないため、高い
分解能が確保されるので、テキスＩ・及びイメージ双方
の画質をメモリ容量を増加させることなく良好に保つこ
とができる。

第３図は、階調付加回路９の内部構成の一例を示すブロ
ック図であり、テキストの文字部分の階調データを格納
する文字階調データ格納レジスタ３０及びテキストの背
最部分の階調データを格納する背景階調データ格納レジ
スタ３１が、それぞれ第１の信号切換スイッチ３３の入
力端子ａ，ｂに接続されている。文字及び背景階調デー
タ格納レジスタ３０．３１には夫々ホストコンピュータ
等よりあらかじめ階調データ（例えば前述したように文
字階調データとしては全ビット゛′ｌ″のデータ、背景
階調データとしては全ビットｒｒ　Ｏ　ｕのデータ）が
格納されている。

ブロック化同路８によりブロック化された両素データ（
同図左側より入力される）は、シフ１・レジスタ３２に
よって１ビットずつ取り出され、スイッチ切換制御信号
として第１の切換スイッチ３３に供給される。第１の切
換スイッチ３３は、シフトレジスタ３２からの切換制御
信号に従い、文字が描画されている画素に対しては端子
ａの文字階調データを選択し、文字が描画されていない
画素に対しては端子ｂの背景階調データを選択し、該選
択したデータを第２のスイッチ３４の端子ｄに入力する
。第２のスイッチ３４は、イメージ領域検出回路５より
入力される前記イメージ判定信号一１１− が、イメージ領域を示す時は端子ｅの信珍（即ち、ブロ
ック化された画素データを階調データに復元した信号）
を選択し、イメージ領域外を示す時には、端子ｄの信号
を選択し、端子ｆより出力する。

このように、階調｛リ加回路９によって、テキス１・領
域及びイメージ領域の各画素に対応して適切な階調デー
タが選択される。

第５図は、前記イメージ領域検出同路５の他の実施例を
示すブロック図であり、本実施例ではイメージ領域を第
４図に示すように長方形のス゛上角部の最初に走査され
る点（ｘｏ，　ｙｏ）　　（以下始点と呼ぶ）及び右下
角部の最後に走査される点（×１，ｙ＋）（以下終点と
呼ぶ）にて定義する。なお、ここではプリンタの主走査
方向をＸ方向、副走査方向をｙ方向としている。イメー
ジ処理回路４がらは、前記始点及び終点のＸ及びｙ座標
の値（ｘ０、ｙ０）＋　　（ｘ＋，ｙ＋）が入力され、
夫々第１〜第４のレジスタ２０（始点のＸ座標ｘｏ），
２１（終点のＸ座標ｘ＋），２２　（始点のｙ座標ｙｏ
），２３（終点のｙ座標ｙ＋）に格納される。第１及び
第１２− ２のレジスタ２０．２１の出力は、第１の比較回路２４
に接続され、第３及び第４のレジスタ２２，２３の出力
は、第２の比較回路２５に接続されており、第１及び第
２の比較回路２４．２５には更にページメモリ６から読
出し中の画素のＸ座標Ｘ及びｙ座標ｙがそれぞれ入力さ
れている。

第１の比較回路２４は、ページメモリ６から読出し中の
Ｘ座標Ｘと始点及び終点のＸ座標ｘｏ，ＸＩとを比較し
、ｘｏ≦Ｘ≦ＸＩのとき″１”を、またｘ　（　ｘ　ｏ
又はｘ　）　ｘ　Ｉのとき゛′Ｏ”をＡＮＤ回路２６に
入力する。同様に第２の比較回路２５はｙｏ≦ｙ≦ｙ１
のときｕ　ｌ　ｎを、ｙ＜ｙｏまたはｙ＞ｙ＋のとき゛
′０”をＡＮＤ回路２６に入力する。

従ってＡＮＤ回路２６からはＸＯ≦Ｘ≦ｘ１かつｙｏ≦
ｙ≦ｙｌのときのみ′゛ｌ“が出力され、上記以外、即
ちｘ　（　ｘ　ｏ又はＸ＞ｘ１又はｙ＜ｙｏ又はｙ＞ｙ
＋のときＩＩ　Ｏ　Ｉ＋が出力され、イメージ領域の判
定が可能となる。なお、イメージ領域が複数存在する場
合には第５図の回路を複数個設け、該複数個の回路の出
力の論理和を川いればよい。また本実施例によれば、前
記イメージ領域検出回路５の第１実施例における領域判
定メモリは不要となる。

なお、上述した実施例においては、ページメモリ６の出
力側にブロック化回路８を設けたが、例えばページメモ
リ６にデータを格納するときにブロック化するようにし
てもよく、その場合にはブロック化回路８は不要となる
。

また、上記実施例では単色の場合について説明したが、
ページメモリに複数のプレーンを持たせれば、カラー化
することも可能である。例えば、ページメモリ６にＲＧ
Ｂの３ブレーンを持たせ、各ブレーン毎に前記の処理を
施すことにより、フルカラー表示が可能となる。

また、イメージ領域の階調数はプリンタエンジンにより
決まるので、前記ブロックの大きさは、プリンタエンジ
ンの階調数に合わせて設定することが望ましい。即ち、
例えば、プリンタエンジン側の表現可能な階調数が１６
の場合には、２×２の画素から成るブロックに分割して
、イメージ画４．素を記憶すれば十分である。

（発明の効果）以上詳述したように、本発明によれば、イメージ領域に
おいてはテキスト画素の数画素分を用いて階調情報が記
憶されるので、テキストとイメージとが混在する画像を
、メモリ容量を増加させることなくテキスＩ・及びイメ
ージ双方の画質を良好に保つことができるという効果を
奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係るページプリンタのイメ
ージプロセッサ部のブロック構成図、第２図はイメージ
画素の階調データとテキスト画素との対応を示す図、第
３図は階調付加回路の構ｊ戊例を示すブロック図，第４
図はページ」ユのイメージ領域とテキスト領域とを示す
図、第５図はイメージ領域検出回路の構Ｊ戊例を示すブ
ロック図である。２・・・インタブリタ、３・・・テキスト処理回路、４
・・・イメージ処理回路、５・・・イメージ領域検出回
路、６・・・ページメモリ、７・・・メ壬り制御回路、
８・・・ブロック化回路、９・・・階調付加回路、１０
・・・ラスク化回路。

Claims

【特許請求の範囲】１、テキスト画素から成るテキスト領域と、イメージ画
素から成るイメージ領域とが混在する画像を記憶する画
像記憶装置において、前記イメージ画素の階調情報を複
数の画素に展開して記憶する記憶手段を設けたことを特
徴とする画像記憶装置。２、前記イメージ領域を判定するイメージ領域判定手段
と、記憶すべき画像をＮ個（Ｎは２以上の整数）の画素
から成るブロックに分割するブロック化手段とを設ける
とともに、前記イメージ領域判定手段は各ブロック毎に
イメージ領域であるか否かを判定し、前記記憶手段はイ
メージ領域においてはＮ個の画素に階調情報の各ビット
を割当てて記憶することを特徴とする請求項１記載の画
像記憶装置。３、更に前記イメージ領域を判定するイメージ領域判定
手段を有し、前記イメージ領域判定手段は、長方形で表
現されるイメージ領域の最初に走査される画素の座標（
ｘ０、ｙ０）と、イメージ領域の最後に走査される画素
の座標（ｘ１、ｙ１）とに基づいて、走査中の画素の座
標（ｘ、ｙ）が、ｘ０≦ｘ≦ｘ１かつｙ０≦ｙ≦ｙ１が
成立する範囲内にあるときイメージ領域と判定し、前記
記憶手段は前記イメージ領域をＮ個（Ｎは２以上の整数
）の画素から成るブロックに分割するとともに、Ｎ個の
各画素に階調情報の各ビットを割当てて記憶することを
特徴とする請求項１記載の画像記憶装置。