JP3117205B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3117205B2 JP3117205B2 JP01301477A JP30147789A JP3117205B2 JP 3117205 B2 JP3117205 B2 JP 3117205B2 JP 01301477 A JP01301477 A JP 01301477A JP 30147789 A JP30147789 A JP 30147789A JP 3117205 B2 JP3117205 B2 JP 3117205B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- gradation
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、与えられたコマンド及びデータを解釈する
ことにより展開された画像データを処理することが可能
な画像処理装置に関するものである。
ことにより展開された画像データを処理することが可能
な画像処理装置に関するものである。
（従来の技術） 一般にテキストの画像は斜め線等のなめらかさ及び連
続性を確保するために高解像度であることが要求される
一方、イメージの画像は高階調性が必要とされる。
続性を確保するために高解像度であることが要求される
一方、イメージの画像は高階調性が必要とされる。
従来、例えば図４に示すようにイメージ領域とテキス
ト領域が混在する画像を画像データとして記憶する場合
には、イメージ領域のイメージ情報とテキスト領域のテ
キスト情報の両方に対して、解像度と階調を保存した画
像データを記憶するようにしていた。
ト領域が混在する画像を画像データとして記憶する場合
には、イメージ領域のイメージ情報とテキスト領域のテ
キスト情報の両方に対して、解像度と階調を保存した画
像データを記憶するようにしていた。
（発明が解決しようとする課題） しかしながら、上記従来例の方法によれば、画像全体
に解像度、階調を保存しようとしていたので、画像全体
の画像データの総量が非常に大きなものになってしま
い、これを記憶するためのメモリ等のコストが高くなっ
てしまうという問題があった。
に解像度、階調を保存しようとしていたので、画像全体
の画像データの総量が非常に大きなものになってしま
い、これを記憶するためのメモリ等のコストが高くなっ
てしまうという問題があった。
本発明は上記従来例に鑑みてなされたものであり、与
えられたコマンド及びデータを解釈して画像データに展
開する場合に、画像の種類を考慮して効率良く画像デー
タのデータ量を削減することを目的とする。
えられたコマンド及びデータを解釈して画像データに展
開する場合に、画像の種類を考慮して効率良く画像デー
タのデータ量を削減することを目的とする。
（課題を解決するための手段及び作用） 上述の課題を解決するために、請求項１記載の画像処
理装置は、与えられたデータが第１の種類の画像情報を
表すか第２の種類の画像情報を表すかを解釈する解釈手
段と、前記データが前記第１の種類の画像情報を表すと
きに前記データを第１画像データに展開する第１展開手
段と、前記データが前記第２の種類の画像情報を表すと
きに前記データを第２画像データに展開する第２展開手
段と、前記第２展開手段で展開された第２画像データを
画素数Ｎ（Ｎは２以上の整数）のブロック単位で圧縮す
ることによりＮビットの階調データを生成する圧縮手段
とを有することを特徴とする。
理装置は、与えられたデータが第１の種類の画像情報を
表すか第２の種類の画像情報を表すかを解釈する解釈手
段と、前記データが前記第１の種類の画像情報を表すと
きに前記データを第１画像データに展開する第１展開手
段と、前記データが前記第２の種類の画像情報を表すと
きに前記データを第２画像データに展開する第２展開手
段と、前記第２展開手段で展開された第２画像データを
画素数Ｎ（Ｎは２以上の整数）のブロック単位で圧縮す
ることによりＮビットの階調データを生成する圧縮手段
とを有することを特徴とする。
請求項２記載の画像処理装置は、請求項１記載の画像
処理装置において、更に、前記第１画像データを格納す
ると共に、前記画素数Ｎのブロック単位の前記第２画像
データに対応する領域に当該第２画像データに代えて前
記Ｎビットの階調データを格納するメモリを有すること
を特徴とする。
処理装置において、更に、前記第１画像データを格納す
ると共に、前記画素数Ｎのブロック単位の前記第２画像
データに対応する領域に当該第２画像データに代えて前
記Ｎビットの階調データを格納するメモリを有すること
を特徴とする。
（実施例） 以下本発明の実施例を添付図面に基づいて詳述する。
第１図は、本発明の一実施例に係る画像処理装置、具
体的にはページプリンタのイメージプロセッサ部のブロ
ック構成図であり、同図の入力端子１には図示しないホ
ストコンピュータ、イメージリーダ等のホスト装置から
コマンド及びデータが入力される。該入力されたコマン
ド及びデータはインタプリタ２（解釈手段）へ入力さ
れ、インタプリタ２はこれらを解釈し、テキスト（文字
等）情報（第１の種類の画像情報）はテキスト処理回路
３（第１展開手段）へ、またイメージ（写真等）情報
（第２の種類の画像情報）はイメージ処理回路４（第２
展開手段、圧縮手段）へそれぞれ供給する。テキスト処
理回路３は、テキストデータを第１画像データとしての
各画素（メモリの最小単位）に展開し、ページメモリ６
に書き込む。イメージ処理回路４は、コマンドに従って
イメージデータの加工（例えば、拡大縮小等の処理）を
行った後、イメージの階調情報を有する複数のビットを
後述する所定の規則に従って第２画像データとしての各
画素に展開すると共に、当該展開された画素をＮ＝ｍ×
ｎ（ただしＮは２以上の整数）のブロックに分割し、当
該分割されたブロック内のＮ個の全画素をＮビットデー
タとして圧縮してページメモリ６に書き込むとともに、
イメージ領域を表示するイメージ領域情報をイメージ領
域検出回路５に入力する。イメージ領域検出回路５は上
記イメージ領域情報により、ページメモリ６に書き込ま
れたデータがテキストかイメージかを各ブロック毎に判
定し、メモリ制御回路７より入力されるタイミングに従
って判定結果を階調付加回路９に入力する。
体的にはページプリンタのイメージプロセッサ部のブロ
ック構成図であり、同図の入力端子１には図示しないホ
ストコンピュータ、イメージリーダ等のホスト装置から
コマンド及びデータが入力される。該入力されたコマン
ド及びデータはインタプリタ２（解釈手段）へ入力さ
れ、インタプリタ２はこれらを解釈し、テキスト（文字
等）情報（第１の種類の画像情報）はテキスト処理回路
３（第１展開手段）へ、またイメージ（写真等）情報
（第２の種類の画像情報）はイメージ処理回路４（第２
展開手段、圧縮手段）へそれぞれ供給する。テキスト処
理回路３は、テキストデータを第１画像データとしての
各画素（メモリの最小単位）に展開し、ページメモリ６
に書き込む。イメージ処理回路４は、コマンドに従って
イメージデータの加工（例えば、拡大縮小等の処理）を
行った後、イメージの階調情報を有する複数のビットを
後述する所定の規則に従って第２画像データとしての各
画素に展開すると共に、当該展開された画素をＮ＝ｍ×
ｎ（ただしＮは２以上の整数）のブロックに分割し、当
該分割されたブロック内のＮ個の全画素をＮビットデー
タとして圧縮してページメモリ６に書き込むとともに、
イメージ領域を表示するイメージ領域情報をイメージ領
域検出回路５に入力する。イメージ領域検出回路５は上
記イメージ領域情報により、ページメモリ６に書き込ま
れたデータがテキストかイメージかを各ブロック毎に判
定し、メモリ制御回路７より入力されるタイミングに従
って判定結果を階調付加回路９に入力する。
イメージ領域検出回路５は、例えばページメモリ６の
各ブロック毎に１ビットずつ割当てた領域判定メモリを
有し、以下のような処理を行う。即ち、前記領域判定
メモリ上のビットを最初“0"に初期化し、イメージ処
理回路４がページメモリ６にデータを書き込む度に対応
する領域判定メモリ上のビットを“1"とし、ページメ
モリ６の読出しに対応して、領域判定メモリのビットデ
ータをイメージ判定信号として階調付加回路９に入力
し、初期化のため“0"を領域判定メモリに書き込む。
従ってこの場合、ページメモリ６のメモリ容量の1/（イ
メージ画素の量子化ビット数）の容量の領域判定メモリ
が必要となる。
各ブロック毎に１ビットずつ割当てた領域判定メモリを
有し、以下のような処理を行う。即ち、前記領域判定
メモリ上のビットを最初“0"に初期化し、イメージ処
理回路４がページメモリ６にデータを書き込む度に対応
する領域判定メモリ上のビットを“1"とし、ページメ
モリ６の読出しに対応して、領域判定メモリのビットデ
ータをイメージ判定信号として階調付加回路９に入力
し、初期化のため“0"を領域判定メモリに書き込む。
従ってこの場合、ページメモリ６のメモリ容量の1/（イ
メージ画素の量子化ビット数）の容量の領域判定メモリ
が必要となる。
一方、入力端子12にはプリンタエンジン（図示せず）
より同期信号が入力され、メモリ制御回路７は該同期信
号に従ってページメモリ６の出力ポートを制御する。ペ
ージメモリ６はテキスト画素１ページ分の容量を持つデ
ュアルポートRAMであり、ページメモリ６の入力側のラ
ンダムアクセスポートは前記テキスト処理回路３及びイ
メージ処理回路４に接続され、出力側のシリアルアクセ
スポートはブロック化回路８に接続されている。即ち、
テキスト処理回路３及びイメージ処理回路４は、それぞ
れ処理した信号をランダムアクセスポートを介してペー
ジメモリ６の該当するアドレスに格納する。一方、出力
端子11は図示しないプリンタヘッドに接続されており、
ページメモリ６のシリアルポートは、プリンタエンジン
の同期信号に合わせてページの先頭よりデータをプリン
ト信号としてブロック化回路８に出力する。ブロック化
回路８は、ページメモリ６より出力されたプリント信号
を画素数Ｎ＝ｍ×ｎ（ただしＮは２以上の整数）のブロ
ックに分割し、Ｎビットデータとして階調付加回路９に
入力する。階調付加回路９は、イメージ領域検出回路５
より入力される前記イメージ判定信号に従い、該当ブロ
ックがイメージ領域内のときには、Ｎビットデータを階
調データと解釈し、ブロック内のＮ個の全画素の階調を
Ｎビットデータとする。一方、該当ブロックがテキスト
領域内（即ちイメージ領域外）のときには、Ｎ個の画素
の各ビットを調べ、ビットが“0"のときには、あらかじ
め設定してある背景の階調データ（通常は全ビット“0"
のデータ）を、“1"のときには、あらかじめ設定してあ
る文字部の階調データ（通常は全ビット“1"のデータ）
を夫々出力する。即ち、イメージ領域ではブロック内の
全画素が同階調となるが、テキスト領域では、文字が描
画されている画素は文字の階調、文字が描画されていな
い画素は背景の階調となる。階調付加回路９によって階
調情報が付加された画素データは、ラスタ化回路10に入
力され、該回路10により、プリンタの走査に合致したラ
スタ信号に変換され、出力端子11よりプリンタヘッド
（図示せず）に出力される。
より同期信号が入力され、メモリ制御回路７は該同期信
号に従ってページメモリ６の出力ポートを制御する。ペ
ージメモリ６はテキスト画素１ページ分の容量を持つデ
ュアルポートRAMであり、ページメモリ６の入力側のラ
ンダムアクセスポートは前記テキスト処理回路３及びイ
メージ処理回路４に接続され、出力側のシリアルアクセ
スポートはブロック化回路８に接続されている。即ち、
テキスト処理回路３及びイメージ処理回路４は、それぞ
れ処理した信号をランダムアクセスポートを介してペー
ジメモリ６の該当するアドレスに格納する。一方、出力
端子11は図示しないプリンタヘッドに接続されており、
ページメモリ６のシリアルポートは、プリンタエンジン
の同期信号に合わせてページの先頭よりデータをプリン
ト信号としてブロック化回路８に出力する。ブロック化
回路８は、ページメモリ６より出力されたプリント信号
を画素数Ｎ＝ｍ×ｎ（ただしＮは２以上の整数）のブロ
ックに分割し、Ｎビットデータとして階調付加回路９に
入力する。階調付加回路９は、イメージ領域検出回路５
より入力される前記イメージ判定信号に従い、該当ブロ
ックがイメージ領域内のときには、Ｎビットデータを階
調データと解釈し、ブロック内のＮ個の全画素の階調を
Ｎビットデータとする。一方、該当ブロックがテキスト
領域内（即ちイメージ領域外）のときには、Ｎ個の画素
の各ビットを調べ、ビットが“0"のときには、あらかじ
め設定してある背景の階調データ（通常は全ビット“0"
のデータ）を、“1"のときには、あらかじめ設定してあ
る文字部の階調データ（通常は全ビット“1"のデータ）
を夫々出力する。即ち、イメージ領域ではブロック内の
全画素が同階調となるが、テキスト領域では、文字が描
画されている画素は文字の階調、文字が描画されていな
い画素は背景の階調となる。階調付加回路９によって階
調情報が付加された画素データは、ラスタ化回路10に入
力され、該回路10により、プリンタの走査に合致したラ
スタ信号に変換され、出力端子11よりプリンタヘッド
（図示せず）に出力される。
例えばイメージ画素の階調数を29＝512とすると、３
×３＝９ビットによって、全階調を表現できる。従っ
て、第２図（ａ）に示すようにテキスト画素の縦３行、
横３列を１ブロックとし（即ち、ｍ＝ｎ＝３とし）、イ
メージ画素の階調のビットデータをブロック内に配置し
てページメモリ６に記憶し、読出し時に階調データに組
み直すことにより、イメージ画素の階調の保存が可能と
なる。ただしブロック化により、分解能は低下してしま
う（前記例では縦横共に1/3となる）が、自然画におい
ては、文字ほどの分解能は必要でないため、大きな劣化
は生じない。第２図（ｂ）はイメージ画素の階調データ
を示しており、同図（ａ）に各ビットに対応するビット
番号を付してある。
×３＝９ビットによって、全階調を表現できる。従っ
て、第２図（ａ）に示すようにテキスト画素の縦３行、
横３列を１ブロックとし（即ち、ｍ＝ｎ＝３とし）、イ
メージ画素の階調のビットデータをブロック内に配置し
てページメモリ６に記憶し、読出し時に階調データに組
み直すことにより、イメージ画素の階調の保存が可能と
なる。ただしブロック化により、分解能は低下してしま
う（前記例では縦横共に1/3となる）が、自然画におい
ては、文字ほどの分解能は必要でないため、大きな劣化
は生じない。第２図（ｂ）はイメージ画素の階調データ
を示しており、同図（ａ）に各ビットに対応するビット
番号を付してある。
また、テキスト領域はブロック化されないため、高い
分解能が確保されるので、テキスト及びイメージ双方の
画質をメモリ容量を増加させることなく良好に保つこと
ができる。
分解能が確保されるので、テキスト及びイメージ双方の
画質をメモリ容量を増加させることなく良好に保つこと
ができる。
第３図は、階調付加回路９の内部構成の一例を示すブ
ロック図であり、テキストの文字部分の階調データを格
納する文字階調データ格納レジスタ30及びテキストの背
景部分の階調データを格納する背景階調データ格納レジ
スタ31が、それぞれ第１の信号切換スイッチ33の入力端
子a,bに接続されている。文字及び背景階調データ格納
レジスタ30,31には夫々ホストコンピュータ等よりあら
かじめ階調データ（例えば前述したように文字階調デー
タとしては全ビット“1"のデータ、背景階調データとし
ては全ビット“0"のデータ）が格納されている。
ロック図であり、テキストの文字部分の階調データを格
納する文字階調データ格納レジスタ30及びテキストの背
景部分の階調データを格納する背景階調データ格納レジ
スタ31が、それぞれ第１の信号切換スイッチ33の入力端
子a,bに接続されている。文字及び背景階調データ格納
レジスタ30,31には夫々ホストコンピュータ等よりあら
かじめ階調データ（例えば前述したように文字階調デー
タとしては全ビット“1"のデータ、背景階調データとし
ては全ビット“0"のデータ）が格納されている。
ブロック化回路８によりブロック化された画素データ
（同図左側より入力される）は、シフトレジスタ32によ
って１ビットずつ取り出され、スイッチ切換制御信号と
して第１の切換スイッチ33に供給される。第１の切換ス
イッチ33は、シフトレジスタ32からの切換制御信号に従
い、文字が描画されている画素に対しては端子ａの文字
階調データを選択し、文字が描画されていない画素に対
しては端子ｂの背景階調データを選択し、該選択したデ
ータを第２のスイッチ34の端子ｄに入力する。第２のス
イッチ34は、イメージ領域検出回路５より入力される前
記イメージ判定信号が、イメージ領域を示す時は端子ｅ
の信号（即ち、ブロック化された画素データを階調デー
タに復元した信号）を選択し、イメージ領域外を示す時
には、端子ｄの信号を選択し、端子ｆより出力する。
（同図左側より入力される）は、シフトレジスタ32によ
って１ビットずつ取り出され、スイッチ切換制御信号と
して第１の切換スイッチ33に供給される。第１の切換ス
イッチ33は、シフトレジスタ32からの切換制御信号に従
い、文字が描画されている画素に対しては端子ａの文字
階調データを選択し、文字が描画されていない画素に対
しては端子ｂの背景階調データを選択し、該選択したデ
ータを第２のスイッチ34の端子ｄに入力する。第２のス
イッチ34は、イメージ領域検出回路５より入力される前
記イメージ判定信号が、イメージ領域を示す時は端子ｅ
の信号（即ち、ブロック化された画素データを階調デー
タに復元した信号）を選択し、イメージ領域外を示す時
には、端子ｄの信号を選択し、端子ｆより出力する。
このように、階調付加回路９によって、テキスト領域
及びイメージ領域の各画素に対応して適切な階調データ
が選択される。
及びイメージ領域の各画素に対応して適切な階調データ
が選択される。
第５図は、前記イメージ領域検出回路５の他の実施例
を示すブロック図であり、本実施例ではイメージ領域を
第４図に示すように長方形の左上角部の最初に走査され
る点（x0,y0）（以下始点と呼ぶ）及び右下角部の最後
に走査される点（x1,y1）（以下終点と呼ぶ）にて定義
する。なお、ここではプリンタの主走査方向をｘ方向、
副走査方向をｙ方向としている。イメージ処理回路４か
らは、前記始点及び終点のｘ及びｙ座標の値（x0,
y0），（x1,y1）が入力され、夫々第１〜第４のレジス
タ20（始点のｘ座標x0）,21（終点のｘ座標x1）,22（始
点のｙ座標y0）,23（終点のｙ座標y1）に格納される。
第１及び第２のレジスタ20,21の出力は、第１の比較回
路24に接続され、第３及び第４のレジスタ22,23の出力
は、第２の比較回路25に接続されており、第１及び第２
の比較回路24,25には更にページメモリ６から読出し中
の画素のｘ座標ｘ及びｙ座標ｙがそれぞれ入力されてい
る。
を示すブロック図であり、本実施例ではイメージ領域を
第４図に示すように長方形の左上角部の最初に走査され
る点（x0,y0）（以下始点と呼ぶ）及び右下角部の最後
に走査される点（x1,y1）（以下終点と呼ぶ）にて定義
する。なお、ここではプリンタの主走査方向をｘ方向、
副走査方向をｙ方向としている。イメージ処理回路４か
らは、前記始点及び終点のｘ及びｙ座標の値（x0,
y0），（x1,y1）が入力され、夫々第１〜第４のレジス
タ20（始点のｘ座標x0）,21（終点のｘ座標x1）,22（始
点のｙ座標y0）,23（終点のｙ座標y1）に格納される。
第１及び第２のレジスタ20,21の出力は、第１の比較回
路24に接続され、第３及び第４のレジスタ22,23の出力
は、第２の比較回路25に接続されており、第１及び第２
の比較回路24,25には更にページメモリ６から読出し中
の画素のｘ座標ｘ及びｙ座標ｙがそれぞれ入力されてい
る。
第１の比較回路24は、ページメモリ６から読出し中の
ｘ座標ｘと始点及び終点のｘ座標x0,x1とを比較し、x0
≦ｘ≦x1のとき“1"を、またｘ＜x0又はｘ＞x1のとき
“0"をAND回路26に入力する。同様に第２の比較回路25
はy0≦ｙ≦y1のとき“1"を、ｙ＜y0またはｙ＞y1のとき
“0"をAND回路26に入力する。従ってAND回路26からはx0
≦ｘ≦x1かつy0≦ｙ≦y1のときのみ“1"が出力され、上
記以外、即ちｘ＜x0又はｘ＞x1又はｙ＜y0又はｙ＞y1の
とき“0"が出力され、イメージ領域の判定が可能とな
る。なお、イメージ領域が複数存在する場合には第５図
の回路を複数個設け、該複数個の回路の出力の論理和を
用いればよい。また本実施例によれば、前記イメージ領
域検出回路５の第１実施例における領域判定メモリは不
要となる。
ｘ座標ｘと始点及び終点のｘ座標x0,x1とを比較し、x0
≦ｘ≦x1のとき“1"を、またｘ＜x0又はｘ＞x1のとき
“0"をAND回路26に入力する。同様に第２の比較回路25
はy0≦ｙ≦y1のとき“1"を、ｙ＜y0またはｙ＞y1のとき
“0"をAND回路26に入力する。従ってAND回路26からはx0
≦ｘ≦x1かつy0≦ｙ≦y1のときのみ“1"が出力され、上
記以外、即ちｘ＜x0又はｘ＞x1又はｙ＜y0又はｙ＞y1の
とき“0"が出力され、イメージ領域の判定が可能とな
る。なお、イメージ領域が複数存在する場合には第５図
の回路を複数個設け、該複数個の回路の出力の論理和を
用いればよい。また本実施例によれば、前記イメージ領
域検出回路５の第１実施例における領域判定メモリは不
要となる。
なお、上述した実施例においては、ページメモリ６に
出力側にブロック化回路８を設けたが、例えばページメ
モリ６にデータを格納するときにブロック化するように
してもよく、その場合にはブロック化回路８は不要とな
る。
出力側にブロック化回路８を設けたが、例えばページメ
モリ６にデータを格納するときにブロック化するように
してもよく、その場合にはブロック化回路８は不要とな
る。
また、上記実施例では単色の場合について説明した
が、ページメモリに負数のプレーンを持たせれば、カラ
ー化することも可能である。例えば、ページメモリ６に
RGBの３プレーンを持たせ、各プレーン毎に前記の処理
を施すことにより、フルカラー表示が可能となる。
が、ページメモリに負数のプレーンを持たせれば、カラ
ー化することも可能である。例えば、ページメモリ６に
RGBの３プレーンを持たせ、各プレーン毎に前記の処理
を施すことにより、フルカラー表示が可能となる。
また、イメージ領域の階調数はプリンタエンジンによ
り決まるので、前記ブロックの大きさは、プリンタエン
ジンの階調数に合わせて設定することが望ましい。即
ち、例えば、プリンタエンジン側の表現可能な階調数が
16の場合には、２×２の画素から成るブロックに分割し
て、イメージ画素を記憶すれば十分である。
り決まるので、前記ブロックの大きさは、プリンタエン
ジンの階調数に合わせて設定することが望ましい。即
ち、例えば、プリンタエンジン側の表現可能な階調数が
16の場合には、２×２の画素から成るブロックに分割し
て、イメージ画素を記憶すれば十分である。
（発明の効果） 以上説明したように、請求項１記載の画像処理装置に
よれば、与えられたデータが第１の種類の画像情報を表
すときは該データを第１画像データに、第２の種類の画
像情報を表すときは該データを第２画像データに展開す
ると共に、この展開された第２画像データを画素数Ｎ
（Ｎは２以上の整数）のブロック単位で圧縮することに
よりＮビットの階調データを生成するので、与えられた
データを解釈して画像データに展開する場合に、画像情
報の種類を考慮して効率良く画像データのデータ量を削
減することができ、加えて、各ブロックに対して圧縮さ
れない第１画像データと、圧縮手段により生成されたＮ
ビットの階調データとを選択的に共通メモリに格納した
としてもアドレス管理を容易に行うことができる。
よれば、与えられたデータが第１の種類の画像情報を表
すときは該データを第１画像データに、第２の種類の画
像情報を表すときは該データを第２画像データに展開す
ると共に、この展開された第２画像データを画素数Ｎ
（Ｎは２以上の整数）のブロック単位で圧縮することに
よりＮビットの階調データを生成するので、与えられた
データを解釈して画像データに展開する場合に、画像情
報の種類を考慮して効率良く画像データのデータ量を削
減することができ、加えて、各ブロックに対して圧縮さ
れない第１画像データと、圧縮手段により生成されたＮ
ビットの階調データとを選択的に共通メモリに格納した
としてもアドレス管理を容易に行うことができる。
また、請求項２記載の画像処理装置によれば、メモリ
が、第１の種類の画像情報に対応する第１画像データを
格納すると共に、画素数Ｎのブロック単位の第２画像デ
ータに対応する領域に当該第２画像データに代えてＮビ
ットの階調データを格納するので、当該メモリ内の各画
像データの管理を容易に行うことができる。
が、第１の種類の画像情報に対応する第１画像データを
格納すると共に、画素数Ｎのブロック単位の第２画像デ
ータに対応する領域に当該第２画像データに代えてＮビ
ットの階調データを格納するので、当該メモリ内の各画
像データの管理を容易に行うことができる。
第１図は本発明の一実施例に係るページプリンタのイメ
ージプロセッサ部のブロック構成図、第２図はイメージ
画素の階調データとテキスト画素との対応を示す図、第
３図は階調付加回路の構成例を示すブロック図、第４図
はページ上のイメージ領域とテキスト領域とを示す図、
第５図はイメージ領域検出回路の構成例を示すブロック
図である。 ２……インタプリタ、３……テキスト処理回路、４……
イメージ処理回路、５……イメージ領域検出回路、６…
…ページメモリ、７……メモリ制御回路、８……ブロッ
ク化回路、９……階調付加回路、10……ラスタ化回路。
ージプロセッサ部のブロック構成図、第２図はイメージ
画素の階調データとテキスト画素との対応を示す図、第
３図は階調付加回路の構成例を示すブロック図、第４図
はページ上のイメージ領域とテキスト領域とを示す図、
第５図はイメージ領域検出回路の構成例を示すブロック
図である。 ２……インタプリタ、３……テキスト処理回路、４……
イメージ処理回路、５……イメージ領域検出回路、６…
…ページメモリ、７……メモリ制御回路、８……ブロッ
ク化回路、９……階調付加回路、10……ラスタ化回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長島 良武 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 斉藤 敬 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭61−221817（ＪＰ，Ａ)
Claims (2)
- 【請求項１】与えられたデータが第１の種類の画像情報
を表すか第２の種類の画像情報を表すかを解釈する解釈
手段と、前記データが前記第１の種類の画像情報を表す
ときに前記データを第１画像データに展開する第１展開
手段と、前記データが前記第２の種類の画像情報を表す
ときに前記データを第２画像データに展開する第２展開
手段と、前記第２展開手段で展開された第２画像データ
を画素数Ｎ（Ｎは２以上の整数）のブロック単位で圧縮
することによりＮビットの階調データを生成する圧縮手
段とを有することを特徴とする画像処理装置。 - 【請求項２】更に、前記第１画像データを格納すると共
に、前記画素数Ｎのブロック単位の前記第２画像データ
に対応する領域に当該第２画像データに代えて前記Ｎビ
ットの階調データを格納するメモリを有することを特徴
とする請求項１記載の画像処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01301477A JP3117205B2 (ja) | 1989-11-20 | 1989-11-20 | 画像処理装置 |
| DE69032908T DE69032908T2 (de) | 1989-11-20 | 1990-11-19 | Bildverarbeitungsgerät |
| EP90312585A EP0429283B1 (en) | 1989-11-20 | 1990-11-19 | Image processing apparatus |
| US08/103,168 US5321532A (en) | 1989-11-20 | 1993-08-06 | Image processing apparatus |
| US08/225,973 US5465173A (en) | 1989-11-20 | 1994-04-12 | Image processing apparatus |
| US08/883,155 US5926292A (en) | 1989-11-20 | 1997-06-26 | Image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01301477A JP3117205B2 (ja) | 1989-11-20 | 1989-11-20 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03161867A JPH03161867A (ja) | 1991-07-11 |
| JP3117205B2 true JP3117205B2 (ja) | 2000-12-11 |
Family
ID=17897376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01301477A Expired - Fee Related JP3117205B2 (ja) | 1989-11-20 | 1989-11-20 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117205B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2893986B2 (ja) * | 1991-03-29 | 1999-05-24 | 岩崎通信機株式会社 | 画像処理装置 |
-
1989
- 1989-11-20 JP JP01301477A patent/JP3117205B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03161867A (ja) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680486A (en) | Image processing apparatus | |
| JP3018337B2 (ja) | 画像処理装置 | |
| US4849747A (en) | Display data transfer control apparatus applicable for display unit | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US5526128A (en) | Image producing apparatus with memory unit having an image memory area of changeable storage capacity | |
| US4885699A (en) | Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen | |
| JP3117205B2 (ja) | 画像処理装置 | |
| US5606656A (en) | Image data processing unit for forming a plurality of identical images in a single output image area | |
| JPH05342314A (ja) | 画像処理装置 | |
| JP3203660B2 (ja) | 画像記録装置 | |
| JP2608275B2 (ja) | 画像処理装置 | |
| JP2959574B2 (ja) | 画像処理装置 | |
| JPH06149223A (ja) | 表示装置とその関連装置、及び画像表示方式 | |
| JPH07271966A (ja) | データ記憶方法並びにこれを用いたスクロール方法及びデータ出力方法 | |
| JP2513636B2 (ja) | 画像処理装置 | |
| JP3365068B2 (ja) | 画像処理装置 | |
| JP2829932B2 (ja) | 画像形成装置 | |
| JPS61290486A (ja) | 表示制御装置 | |
| JPH0584969A (ja) | 画像処理方法及び装置 | |
| JPH06274637A (ja) | 画像描画装置 | |
| JP2993745B2 (ja) | フレームメモリ | |
| JPS61264377A (ja) | 文字パタ−ン発生装置 | |
| JPH05346774A (ja) | 文字発生器の読み出し方法 | |
| JPH034379A (ja) | 図形出力方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |