JPH04302261A

JPH04302261A - 画像処理装置

Info

Publication number: JPH04302261A
Application number: JP3066667A
Authority: JP
Inventors: Seiichi Hayashi; 誠一林; Masaharu Shishido; 宍戸　正治; Takashi Iwata; 孝岩田; Keiichi Ono; 小野　敬一
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1991-03-29
Filing date: 1991-03-29
Publication date: 1992-10-26
Anticipated expiration: 2014-05-24
Also published as: JP2893986B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は２値画像データおよび／
または３以上の階調画像データを入力し印写するための
画像処理装置に係わり、特にディジタル化された画像デ
ータを印写するディジタル複写機あるいは高精細ファク
シミリの画像データ処理装置に関する。

【０００２】

【従来の技術】従来３以上の階調を有する画像を取り扱
う画像処理装置においては、各画像ページ毎に複数の領
域からなるメモリを有していた。例えば記録密度を１ｍ
ｍ当たり１６本とすればＡ５判の画像では実ドット数は
約２２６４×３２００個となり、２値（ｎ＝２とする。）あるいはｎ階調（３≦ｎ）の画像データを記憶するた
めには（０．９メガ×（ｎ−１））バイトの容量が必要
となる。

【０００３】従って２値画像データの場合にはＡ５判で
あれば０．９メガバイト、Ａ４判であれば１．８メガバ
イト、Ａ３判であれば３．６メガバイトがそれぞれ必要
となる。図２３はイメージメモリの構成図の１例であっ
て、入力画像を４ビットのディジタル信号により１６階
調にディジタル化して記憶する場合を示している。

【０００４】即ち図２３（ａ）は例えば０．９メガバイ
トのメモリプレーンを８枚使用し、そのうちの４プレー
ンにそれぞれ２０　、２１、２２　および２３　の重み
をもつビットデータを記憶し、残りの４プレーンは使用
しない場合を示す。図２３（ｂ）は例えば７．２メガバ
イトのメモリを使用する場合であり、階調の重み毎にそ
れぞれ固定アドレスで使用されるため上位４ビットは使
用されていない。

【０００５】

【発明が解決しようとする課題】このようなメモリ構成
を有する画像処理装置においては、メモリの領域分割が
固定されているため、例えば２値のみの画像信号を取り
扱う場合でも、データ量は１枚のメモリプレーンもしく
はメモリ分割サイズの容量で制限されていた。上記の例
で言えば、Ａ５判の画像を２５６階調のディジタル画像
データとして記憶可能な装置においては合計７．２メガ
バイトの容量があるにも係わらず、ディジタル画像デー
タを２値としても記憶できる画像の大きさは依然として
Ａ５判であり、空き番地を利用して他の画像データを記
憶することはできず、メモリの使用効率が低いという問
題があった。

【０００６】また２値を含め複数の階調レベルが混在す
る場合には、イメージスキャナあるいはプリンタといっ
た画像入出力機器と画像処理装置とのインターフェイス
を取り扱う階調レベル数と等しい種類準備する必要があ
り汎用性に欠けることとなる。さらにプリンタにあって
は階調レベルが増加すると印写速度が遅くなり画像処理
装置全体の処理速度が遅くなるという問題も発生する。

【０００７】本発明は上記問題点に鑑みなされたもので
あって、メモリを有効に使用できるだけでなく、インタ
ーフェイスを標準化することができかつ迅速な画像処理
が可能な画像処理装置を提供することにある。

【０００８】

【課題を解決するための手段】図１は本発明に係る画像
処理装置の基本構成図であるが、この画像処理装置は、
画像信号を入力し２値あるいは多階調のディジタル画像
信号に変換する画像入力手段Ａと、画像入力手段Ａから
入力されたディジタル画像信号を記憶するための１ワー
ドが１ビット以上であるｍビットで構成される画像信号
記憶手段Ｂと、画像信号記憶手段Ｂに記憶されたディジ
タル画像信号に基づき２値あるいは多階調の画像を印写
する画像印写手段Ｃと、画像入力手段Ａ、画像信号記憶
手段Ｂおよび該画像印写手段Ｃの動作を制御する制御手
段Ｄと、画像入力のライン毎にｋｉ種類の階調のなかの
１つの階調を指定し画像印写のライン毎にｋｏ種類の階
調のなかの１つの階調を指定する階調指定手段Ｅと、階
調指定手段Ｅの指令に基づき画像入力手段Ａの出力を１
以上であるｎｉビットの画像信号をそのままあるいは複
数個結合することによってｍビットで構成される画像信
号記憶手段Ｂの１ワードに変換した後に画像信号記憶手
段Ｂに伝送するｋｉ個の入力画像信号変換手段Ｆ１、Ｆ
２・・・Ｆｋｉと、階調指定手段Ｅの指令に基づき画像
信号記憶手段Ｂから伝送されてくる１ワードをそのまま
あるいは複数個に分解することによってｎｏビットの画
像信号に変換した後に画像印写手段Ｂに出力するｋｏ個
の出力画像信号変換手段Ｇ１、Ｇ２・・・Ｇｋｏと、か
ら構成される。

【０００９】第２の発明においては画像印写手段Ｃが画
素毎に２値あるいは多階調で印写可能である場合に印写
ライン毎に２値あるいは多階調を切り換えて印写するこ
とを特徴とする。図２は第３の発明に係る画像処理装置
の基本構成を示す図であるが、画像入力手段Ａとｋｉ個
の入力画像信号変換手段Ｆ１、Ｆ２・・・Ｆｋｉとから
構成される少なくとも１系列以上の入力画像処理手段Ｈ
１、Ｈ２・・・Ｈｎと、画像印写手段Ｃとｋｏ個の出力
画像信号変換手段Ｇ１、Ｇ２・・・Ｇｋｏとから構成さ
れる少なくとも１系列以上の出力画像処理手段Ｉ１、Ｉ
２・・・Ｉｍと、画像信号記憶手段Ｂと、制御手段Ｄと
、階調指定手段Ｅと、入力画像処理手段Ｈ１、Ｈ２・・
・Ｈｎと出力画像処理手段Ｉ１、Ｉ２・・・Ｉｍおよび
制御手段Ｄとが画像信号記憶手段Ｂにアクセスする順序
を制御し該入力画像処理手段Ｈ１、Ｈ２・・・Ｈｎと該
出力画像処理手段Ｉ１、Ｉ２・・・Ｉｍとを並列動作さ
せる処理順序決定手段Ｊと、から構成される。

【００１０】また第４の発明にあっては、画像入力手段
Ａと入力画像信号変換手段Ｆ１、Ｆ２・・・Ｆｋｉとの
間に入力画像データの階調レベルを圧縮あるいは伸張す
る第１の階調レベル変換手段を設ける。第５の発明にあ
っては、画像印写手段Ｃと出力画像信号変換手段Ｇ１、
Ｇ２・・・Ｇｋｏとの間に出力画像データの階調レベル
を圧縮あるいは伸張する第２の階調レベル変換手段を設
ける。

【００１１】さらに第６および第７の発明にあっては、
出力画像処理手段Ｉ１、Ｉ２・・・Ｉｍのなかの少なく
とも１つの出力画像処理手段がモニタ画像印写手段であ
り、他の少なくとも１つの出力画像処理手段がモニタ画
像印写手段と同一の画像データを出力する場合にはモニ
タ画像印写手段に印写するときに潛像画像が印写される
潛像印写工程とモニタ印写手段への印写完了後の指示に
より潜像を顕像化する顕像印写工程と、を有する浄書画
像印写手段であることを特徴とする。

【００１２】

【作用】本発明によれば、画像入力装置から入力された
画像データが各ライン毎に指定された階調に従ってメモ
リに隙間なく記憶され、メモリに記憶されたデータを各
ライン毎に指定された階調の画像データとして画像出力
装置に出力されるだけでなく、複数の画像入出力装置が
並列動作し各種画像入出力機器と画像処理装置のインタ
ーフェイスが標準化されるとともに画像処理結果をモニ
タ画像印写手段で確認したのちに浄書画像を印写するこ
とができる。

【００１３】

【実施例】図３は本発明の１つの実施例の構成図であっ
て、画像入力手段としてイメージスキャナ３０７あるい
はディスプレイ３０５、ホストコンピュータ３０４およ
びフォントＲＯＭ３０２を、画像印写手段として２台の
プリンタ３０９および３１１を接続したものである。

【００１４】イメージスキャナ３０７から画像を入力す
る場合は、操作パネル３１３から各読み取りライン毎に
階調を指定し、この指定に従ってスキャナインターフェ
イス３０６により処理された画像データがイメージバス
３１５を介してイメージメモリ３１２に記憶される。デ
ィスプレイ３０５、ホストコンピュータ３０４から伝送
された文字コードはホストコンピュータインターフェイ
ス３０３を介して一旦ＣＰＵ３０１に取り込まれ、フォ
ントＲＯＭ３０２により文字画像に変換されイメージメ
モリ３１２に記憶される。

【００１５】さらにホストコンピュータから伝送される
イメージデータは直接イメージメモリに記憶される。イ
メージメモリ３１２に記憶された画像データはイメージ
バス３１５を介してプリンタインターフェイス３０８あ
るいは３１０に伝送され、処理された後プリンタ３０９
あるいは３１１で印写される。

【００１６】図４および図５は本発明に係る画像処理装
置におけるスキャナインターフェイス３０６の１例を示
す図であって、２値画像、１６階調画像および２５６階
調画像即ち１ビット画像データ、４ビット画像データお
よび８ビット画像データを混在させて処理する場合の構
成を示す図である。なおイメージメモリ３１２は１ワー
ドが１６ビットで構成されているものとする。

【００１７】イメージスキャナ３０７から８ビット並列
で伝送されてきた画像データは４個直列に接続されたレ
ジスタ４１ａ、４１ｂ、４１ｃおよび４１ｄのうちの第
１のレジスタ４１ａに入力される。この画像データはス
キャナクロックが印加される毎に第２、第３そして第４
のレジスタ４１ｂ、４１ｃ、４１ｄに順次シフトされる
。

【００１８】そして２５６階調の画像データを取り扱う
場合には第１のレジスタ４１ａに記憶されている８ビッ
トデータと第２のレジスタ４１ｂに記憶されている８ビ
ットデータが第１のラッチレジスタ４２ａで第１のレジ
スタ４１ａからのデータが上位となる様に１６ビットの
データに合成される。即ち８ビットデータを２つ合成し
てイメージメモリ３１２の１ワードに変換して記憶する
。

【００１９】１６階調の画像データを取り扱う場合には
第１のレジスタ４１ａから第４のレジスタ４１ｄに記憶
された４つのデータの上位４ビットを第１のレジスタ４
１ａのデータが上位となるように第２のラッチレジスタ
４２ｂで合成することによってイメージメモリ３１２の
１ワードとする。２階調の画像データを取り扱う場合に
はイメージスキャナ３０７から伝送されてくる８ビット
並列データの最上位ビットのデータを直列接続された１
６個のレジスタと同一の機能を果たすシリアルパラレル
変換器４３において１ワードに変換しこの結果を第３の
ラッチレジスタ４２ｃでラッチする。

【００２０】３つのラッチレジスタ４２ａ、４２ｂおよ
び４２ｃにラッチされた１６ビットデータはその１つが
選択されてスキャナデータとしてイメージメモリ３１２
に転送される。上記の回路はＣＰＵ３０１およびメモリ
書き込みタイミング発生器４４で制御される。

【００２１】図６はメモリ書き込みタイミング発生器４
４の詳細を示す回路図、図７はスキャナで画像データを
読み込む場合のタイミングチャートである。また図８は
スキャナでの画像入力の際ＣＰＵ３０１で実行されるス
キャナ制御ルーチンのフローチャートである。以下図６
、図７および図８を参照しつつ画像入力の過程を説明す
る。

【００２２】まずイメージメモリ３１２にデータを書き
込むときの先頭番地がＣＰＵからＣＰＵバスを介してメ
モリアドレス発生器４５に設定される（ステップ８０１
）。次に操作パネル３１３を使用してオペレータにより
あるいはホストコンピュータ３０４により設定された下
記のデータがＣＰＵバスを介して、それぞれ対応するレ
ジスタに読み込まれる。

【００２３】即ち、先頭ラインの読み取り階調数が階調
レベル設定レジスタ４４１に（ステップ８０２）、先頭
ラインのワード数がワードレジスタ４４２に（ステップ
８０３）、先頭ラインの最初から読み飛ばすべきドット
数がＸオフセットレジスタ４４３に　　（ステップ８０
４）、読み込むべきライン数がラインカウンタ４４４に
（ステップ８０５）、それぞれ読み込まれる。

【００２４】そしてスキャナ読み取り速度をスキャナに
転送し（ステップ８０６）、図１１に示すライン番号一
時記憶領域のスキャナライン番号を“０”に設定し（ス
テップ８０７）、スキャナ読み取り開始コマンドをスキ
ャナに転送する（ステップ８０８）。スキャナからのラ
イン同期信号であるスキャナインデックス信号により階
調レベル設定レジスタ４４１に設定された階調を表すデ
ータがレジスタ４４５に、１行のワード数を表すデータ
がワードカウンタ４４６に、Ｘオフセットレジスタのデ
ータがオフセットカウンタ４４７に設定される。

【００２５】その後スキャナによりスキャナ画像有効信
号が出力されると読み取りが開始され、ＣＰＵは設定し
たライン数の読み込みが完了したか否かを割り込み時に
更新するスキャナライン番号を読み出し判定する（ステ
ップ８０９）。即ちスキャナクロックに同期してスキャ
ナは画像を読み込む。スキャナでの読み込みが開始され
ると、スキャナクロックが印加される毎にオフセットカ
ウンタ４４７が減算され“０”になると、メモリ信号発
生器４４９が動作を開始する。

【００２６】即ちスキャナクロックをカウントして２５
６階調の場合は２スキャナクロック毎に、１６階調の場
合は４スキャナクロック毎にそして２階調の場合は１６
スキャナクロック毎に階調レベル選択信号が前述した３
つのラッチレジスタ４２ａ、４２ｂ、４２ｃに、スキャ
ナＭＱＲ信号およびメモリ書き込み信号がイメージメモ
リ３１２に、メモリアドレスインクリメント信号がメモ
リアドレス発生器４５にそれぞれ出力される。

【００２７】イメージメモリ３１２はメモリアドレス発
生器４５で決定されたアドレスに、階調レベル選択信号
で選択された３つのラッチレジスタ４２ａ、４２ｂおよ
び４２ｃのいずれかから伝送されてきたデータの記憶を
終了すると、スキャナデータＡＣＫ信号を返送し、メモ
リアドレスをインクリメントした後次のデータの伝送が
開始される。

【００２８】１データがイメージメモリ３１２に転送さ
れる毎にワードカウンタ４４６のデータはデクリメント
され、“０”になるとメモリ信号発生器の動作を停止す
る。図９は１ラインの処理が完了する毎に、ＣＰＵ３０
１で割り込み処理される割り込みルーチンのフローチャ
ートである。また図１０はＣＰＵに対する割り込み信号
を示す機能図、図１１はライン番号一時記憶領域の構造
図である。

【００２９】即ち図１０に示すようにスキャナインデッ
クス信号によってＣＰＵに割り込みがかかり、図１１に
示すスキャナライン番号をインクリメント（ステップ９
０１）した後、有効範囲に存在しているか否かを判定す
る（ステップ９０２）。有効範囲にあれば後述する図１
７に示す管理テーブルからライン番号に対応した新たな
階調レベルを取り出しその階調レベルを階調レベル設定
レジスタ４４１に設定（ステップ９０３）、Ｘオフセッ
ト値をＸオフセットレジスタ４４３に（ステップ９０４
）、ワード数をワードカウンタ４４２に設定（ステップ
９０５）する。即ちインデックス信号を入力すると、つ
ぎに処理するラインのパラメータを設定する。

【００３０】一方有効範囲にない場合は特に処理を行わ
ずにこのルーチンを終了する。図１２および図１３は本
発明に係る画像処理装置におけるプリンタインターフェ
イス３０８あるいは３１０の１例を示す図であって、２
値画像、１６階調画像および２５６階調画像即ち１ビッ
ト画像データ、４ビット画像データおよび８ビット画像
データを混在させて処理する場合の構成を示す図である
。

【００３１】また図１４はプリンタインターフェイスの
タイミング図、図１５は印写の際ＣＰＵ３０１で実行さ
れる処理のフローチャートである。ステップ１５０１か
ら１５０５まででステップ８０１から８０５までと同様
にデータを設定し、図１１に示すプリンタ１のライン番
号一時記憶領域のプリンタライン番号を“０”とし（ス
テップ１５０６）、読み出しコマンドが転送し（ステッ
プ１５０７）、読み出しを開始する（ステップ１５０８
）。

【００３２】イメージメモリ３１２から伝送されてきた
１ワード単位の画像データは一度ラッチレジスタ１０１
にラッチされる。２５６階調のデータを取り扱う場合に
は第１のセレクタ１２２で上位８ビットと下位８ビット
を選択した後、交互にレジスタ１２５におくられ、第２
のセレクタ１２６を介して８ビットパラレルデータＰＤ
７からＰＤ０としてプリンタに伝送される。

【００３３】ここで出力８ビットパラレルデータＰＤ７
からＰＤ０においてＰＤ７が最も階調重みが重いものと
している。１６階調のデータを取り扱う場合には１６ビ
ットの画像データは４ビット毎に４ビットのパラレルデ
ータをシリアルデータに変換する４つのパラレル・シリ
アル変換器１２３ａ、１２３ｂ、１２３ｃおよび１２３
ｄに伝送される。

【００３４】即ち第０ビット、第４ビット、第８ビット
および第１２ビットが第１のパラレル・シリアル変換器
１２３ａに割り当てられ、第１ビット、第５ビット、第
９ビットおよび第１３ビットが第２のパラレル・シリア
ル変換器１２３ｂに割り当てられる。以下同様に第３の
パラレル・シリアル変換器１２３ｃおよび第４のパラレ
ル・シリアル変換器１２３ｄにそれぞれのビットが割り
当てられる。

【００３５】各パラレル・シリアル変換器１２３ａから
１２３ｄのシリアルデータ出力はＰＤ４からＰＤ７の各
出力データビットに割り当てられ、第２のセレクタ１２
６を介してプリンタに出力される。２階調のデータを取
り扱う場合には１６ビットのパラレル・シリアル変換器
１２４により１ビット画像データとしてＰＤ７に出力し
、第２のセレクタ１２６を介してプリンタに出力する。

【００３６】この回路はメモリ読み出しタイミング発生
器１３４により制御され、メモリアドレスはメモリアド
レス発生器１３５により発生される。図１６は上記の画
像処理装置における各階調のデータがイメージメモリ３
１２に記憶されるときのワード構成を示す図である。即
ち、（ａ）は２値データの構成であって、１画素が１ビ
ットで構成されるデータ（例えば黒を表す“１”または
白を表す“０”）が１６画素分１ワードに収納されてい
る。

【００３７】（ｂ）は１６階調データの構成であって、
１画素が４ビットで構成されるデータ（例えば黒を表す
“１１１１”、白を表す“００００”等）が４画素分１
ワードに収納されている。（ｃ）は２５６階調データの構成であって、１画素が８
ビットで構成されるデータ（例えば黒を表す“１１１１
１１１１”、白を表す“００００００００”等）が２画
素分１ワードに収納されている。

【００３８】図１７はイメージメモリの管理テーブルの
１例であってライン毎の階調を記憶する階調テーブル、
そのラインに含まれるワード数を記憶するワードカウン
トテーブルおよび各スキャナ・プリンタ毎の階調レベル
変換用の入力画像データビット数・出力画像データビッ
ト数とオフセット情報を含む入出力テーブルから構成さ
れている。

【００３９】図１８はイメージメモリ上への画像データ
の割り付け例であって、例えばイメージメモリの“００
００”番地から１６進数で“０１１Ａ”番地即ち１０進
数で“０２８１”番地までの２８２バイト即ち１４１ワ
ードには２値のデータが収納されていることを示してい
る。本発明にかかる画像処理装置にイメージスキャナ３
０９等の画像入力装置あるいはプリンタ３０９等の画像
出力装置を複数台接続する場合には、イメージメモリ３
１２が１個であるためデータが競合し、動作が円滑に行
われないことがある。

【００４０】図１９はこの点を解決するための、イメー
ジメモリ３１２とＣＰＵバス３１４およびイメージバス
３１５との接続の変更を示す第３発明の実施例の構成図
であって、ＣＰＵバス３１４の形式をイメージバス３１
５と同一の形式に変換するバス変換器１９１と、ＣＰＵ
３０１、イメージスキャナ３０７とプリンタ３０９およ
び３１１からのイメージメモリ３１２へのアクセスにプ
ライオリティを付して順次処理を行うアービタ１９２と
、バスを切り替えるためのゲート１９３が追加される。

【００４１】アービタ１９２におけるプライオリティは
予め設定されるが、インテリジェントでない機器ほどプ
ライオリティを高く設定することが一般的である。図２
０は１台のイメージスキャナ３０７、２台のプリンタ３
０９および３１１そしてＣＰＵ３０１から同時にイメー
ジメモリ３１２にアクセスがあった場合のタイミング図
であって、イメージスキャナ３０７からのアクセスを最
初に処理し、つぎにプリンタ３０９、３１１の順で処理
がされ最後にＣＰＵからのアクセスが処理されることを
しめしている。

【００４２】このようにアービタ１９２を使用すること
により１つのイメージメモリ３１２に対し複数の画像入
出力装置が同時にアクセスすることが可能となり、より
一層メモリの使用効率を向上することが可能となる。以
上説明した画像処理装置においては、イメージメモリ３
１２（図３）を有効に使用できるものの、例えば４ビッ
トで１６階調の分解能を有するイメージスキャナと８ビ
ットで２５６階調の分解能を有するイメージスキャナを
併用した場合にはイメージスキャナとスキャナインター
フェースとの接続を２種類用意することが必要があり、
接続インターフェイスが固定化され汎用性に欠ける。

【００４３】この課題を解決するために、画像入出力装
置と画像処理装置のインターフェイスとの間に階調レベ
ル変換器を設置することによってインターフェイスを汎
用性のあるものとすることができる。図２１は階調レベ
ル変換器３０３１、３０６１、３０８１および３１０１
を設置したときの画像処理装置の構成図である。

【００４４】また図２２は４つの階調レベル変換器３０
３１、３０６１、３０８１および３１０１の中の１つの
階調レベル変換器の構成図であって、入力画像データは
１６階調であり、入力画像データを４階調に圧縮した第
１の画像データと、入力画像データを２５６階調に伸張
した第２の画像データを出力することの可能な階調レベ
ル変換器の構成を示す。

【００４５】即ち第１のデコーダ２２１はＣＰＵ３０１
（図３）から入力画像データの階調レベルを表す入力階
調レベル指定信号２２１０を受信する。本実施例におい
ては入力画像データは１６階調であるから、例えば第１
のデコーダ２２１の第１のデコード線２２１１が高レベ
ルとなるものとする。また第２のデコーダ２２２は同じ
くＣＰＵ３０１（図３）から出力画像データの階調レベ
ルを表す出力階調レベル指定信号２２２０を受信する。

【００４６】本実施例においては４階調の出力階調レベ
ルが選択された場合は第２のデコーダ２２２の第１のデ
コード線２２２１が高レベルとなり、第１のデコーダ２
２１の第１のデコード線２２１１が高レベルであるから
第１の記憶アレイ２２３１が選択される。また第２の２
５６階調の出力階調レベルが選択された場合は、第２の
デコーダ２２２の第２のデコード線２２２２が高レベル
となり第２の記憶アレイ２２３２が選択される。

【００４７】第３のデコーダ２２３はイメージスキャナ
３０７から伝送されてくる１６階調４ビットの画像デー
タ２２３０を入力として記憶アレイ２２３１または２２
３２に含まれている例えば１６個の記憶セル２２３１１
、２２３１２・・・２２３１Ｆまたは２２３２１、２２
３２２・・・２２３２Ｆを選択し、選択された記憶セル
に記憶されている例えば８ビットのデータがデータ線２
２３３に読み出される。

【００４８】そして入力画像データを圧縮する場合は第
１の記憶アレイ２２３１中の記憶セル２２３１１、２２
３１２・・・２２３１Ｆに記憶されるべきデータとして
、その記憶セルのアドレスを２ビット（＝入力画像デー
タの階調を表すビット数４−出力画像データの階調を表
すビット数２）最下位桁方向にシフトした値が設定され
る。

【００４９】入力画像データを伸張する場合は第２の記
憶アレイ２２３２中の記憶セル２２３２１、２２３２２
・・・２２３２Ｆに記憶されるべきデータとして、その
記憶セルのアドレスを４ビット（＝出力画像データの階
調を表すビット数８−入力画像データの階調を表すビッ
ト数４）最上位桁方向にシフトした値が設定される。必
要に応じてプリンタインターフェイス３０８または３１
０とプリンタ３０９または３１１との間にも上記の階調
レベル変換器を設置することができることは明らかであ
り、画像処理装置内のイメージバスおよびイメージメモ
リの構成を標準化することが可能となる。

【００５０】即ち第１の階調レベル変換器３０３１は、
図１７の管理テーブルの第１列に示されるようにスキャ
ナから１画素が６ビットのデータを取り込み８ビットの
データに変換して出力する。これにより６ビットのスキ
ャナを８ビットの標準インターフェイスに接続すること
が可能となり、８ビットのデータを変換テーブルによっ
て指定された階調レベルに合わせてイメージメモリ３１
２に収納する。

【００５１】また第１のプリンタ３０９が２値のみ記録
可能なプリンタであれば、階調レベル変換器３０６１は
同じく管理テーブルで指定されたビット数のデータを入
力し、１ビットの画像データを出力する。さらに第２の
プリンタ３１１が２値から２５６階調までをライン毎に
自由に変更可能なプリンタとすれば、図１３のメモリ読
み出しタイミング発生器１３４の出力の１つである階調
レベルセレクト信号によってイメージメモリ３１２の階
調レベルを伝送することによってライン毎に階調を制御
することが可能である。

【００５２】本実施例においては図１０に示すようにス
キャナおよびプリンタのライン同期信号であるインデッ
クス信号によりＣＰＵに割り込みをかけ、割り込みがか
かった時に割り込みをかけたスキャナあるいはプリンタ
にラインの階調レベル、入力画像データ階調レベル、出
力画像データ階調レベルおよびオフセットを設定するた
めスキャナあるいはプリンタに処理速度の差が存在して
も同時に入出力処理をすることが可能となる。

【００５３】また本発明に係る画像処理装置に階調レベ
ルが相違する複数台のプリンタが使用された場合には、
一般に階調レベルが多いほど印写速度が遅くなるため、
以下のような課題を生じる。即ち例えばプリンタ３０９
が画像処理の結果をモニタする目的の画像を印写するモ
ニタ画像印写装置でありプリンタ３１１が浄書画像を印
写する浄書画像印写装置である場合には、一般にはプリ
ンタ３１１の印写速度が遅いためモニタ印写を行い画像
を確認した後に浄書画像を印写するのでは画像処理全体
の処理速度が遅くなるばかりでなく、画像処理の結果が
満足できるものではなく例えば階調レベルを増加して再
処理したいときにも時間がかかることとなる。

【００５４】この点を解決するための１方法としてプリ
ンタ３１１として潛像画像印写工程と顕像画像印写工程
が別工程である浄書画像印写装置を使用することができ
る（例えば特公昭５７−４６７９５公報）。この浄書画
像印写装置によれば画像は一旦潜像として記憶され、顕
像印写指令がオンとなった場合に顕像として印写が行わ
れることとなる。

【００５５】この浄書画像印写装置においては潜像画像
の記録はいわゆる磁気印写ドラムへの書き込みであるた
め顕像化を行わない場合、トナー、用紙等の消耗品の消
費はない。例えばモニタ画像印写装置であるプリンタ３
０９によるモニタ画像印写と浄書画像印写装置であるプ
リンタ３１１による潛像記録とを同時に行い印写された
モニタ画像を検査し画像処理結果が良好である場合に限
って浄書画像を顕像として印写することによりムダを省
くと同時に画像処理が高速に行うことが可能となる。

【００５６】なお本発明に係る画像処理装置に使用する
画像入力装置はイメージスキャナあるいはホストコンピ
ュータからの情報に限られることはなく例えばビデオカ
メラなどでもよく、また画像出力装置のプリンタもどの
ような形式のものであってもよい。さらに本発明に係る
画像処理装置はカラー画像に対しても容易に対応するこ
とができる。

【００５７】即ち赤、緑、青あるいはシアン、マゼンダ
、イエローの各色に対してそれぞれ階調管理テーブルと
イメージメモリを備えることにより各色とも階調を有す
るフルカラーあるいは各色は階調を有しないマルチカラ
ーの画像データでも効率を高めた記憶が可能である。

【００５８】

【発明の効果】本発明によれば複数種類の階調が混在す
る画像データであっても、イメージメモリに隙間なくデ
ータを収納することが可能となりイメージメモリの使用
効率を最大限とすることができるばかりでなく、イメー
ジスキャナ、プリンタ等の画像入出力装置のインターフ
ェイスを標準化することができるとともに画像処理速度
を向上することが可能となる。

【図面の簡単な説明】

【図１】図１は第１の発明の基本構成図である。

【図２】図２は第３の発明の基本構成図である。

【図３】図３は実施例の構成図である。

【図４】図４はスキャナインターフェイスの１例を示す
構成図（１／２）である。

【図５】図５はスキャナインターフェイスの１例を示す
構成図（２／２）である。

【図６】図６はメモリ書き込みタイミング発生器の１例
を示す構成図である。

【図７】図７はスキャナインターフェイスのタイミング
図である。

【図８】図８はイメージスキャナ制御ルーチンのフロー
チャートである。

【図９】図９は割り込みルーチンのフローチャートであ
る。

【図１０】図１０はＣＰＵの割り込み機能図である。

【図１１】図１１はライン番号一時記憶領域の構造図で
ある。

【図１２】図１２はプリンタインターフェイスの１例を
示す構成図（１／２）である。

【図１３】図１３はプリンタインターフェイスの１例を
示す構成図（２／２）である。

【図１４】図１４はプリンタインターフェイスのタイミ
ング図である。

【図１５】図１５はプリンタ制御ルーチンのフローチャ
ートである。

【図１６】図１６はイメージメモリのワード構成図であ
る。

【図１７】図１７は管理テーブルの展開図である。

【図１８】図１８はイメージメモリの割り付け図である
。

【図１９】図１９は第３の発明の実施例構成図である。

【図２０】図２０は第３の発明におけるイメージメモリ
のタイミング図である。

【図２１】図２０は画像入出力装置と画像処理装置の間
に階調レベル変換器を設置した場合の実施例の構成図で
ある。

【図２２】図２２は階調レベル変換器の構成図である。

【図２３】図２３は従来のイメージメモリの構成図であ
る。

【符号の説明】

Ａ…画像入力手段Ｂ…画像信号記憶手段Ｃ…画像印写手段Ｄ…制御手段Ｅ…階調指定手段Ｆ１、Ｆ２・・・Ｆｋ…入力画像信号変換手段Ｇ１、Ｇ
２・・・Ｇｋ…出力画像信号変換手段Ｈ１、Ｈ２・・・
Ｈｎ…入力画像処理手段Ｉ１、Ｉ２・・・Ｉｍ…出力画
像処理手段Ｊ…処理順序決定手段

Claims

【特許請求の範囲】

【請求項１】　　画像信号を入力し２値あるいは多階調
のディジタル画像信号に変換する画像入力手段（Ａ）と
、該画像入力手段（Ａ）から入力されたディジタル画像
信号を記憶するための１ワードが１ビット以上であるｍ
ビットで構成される画像信号記憶手段（Ｂ）と、該画像
信号記憶手段（Ｂ）に記憶されたディジタル画像信号に
基づき２値あるいは多階調の画像を印写する画像印写手
段（Ｃ）と、該画像入力手段（Ａ）、該画像信号記憶手
段（Ｂ）および該画像印写手段（Ｃの動作を制御する制
御手段（Ｄ）と、からなる画像処理装置において、画像
入力のライン毎にｋｉ種類の階調のなかの１つの階調を
指定し、画像印写のライン毎にｋｏ種類の階調のなかの
１つの階調を指定する階調指定手段（Ｅ）と、該階調指
定手段（Ｅ）の指令に基づき、前記画像入力手段（Ａ）
の出力を１以上であるｎｉビットの画像信号をそのまま
あるいは複数個結合することによってｍビットで構成さ
れる前記画像信号記憶手段（Ｂ）の１ワードに変換した
後に該画像信号記憶手段（Ｂ）に伝送するｋｉ個の入力
画像信号変換手段（Ｆ１）（Ｆ２）・・・（Ｆｋｉ）と
、該階調指定手段（Ｅ）の指令に基づき、該画像信号記
憶手段（Ｂ）から伝送されてくる１ワードをそのままあ
るいは複数個に分解することによってｎｏビットの画像
信号に変換した後に前記画像印写手段（Ｂ）に出力する
ｋｏ個の出力画像信号変換手段（Ｇ１）（Ｇ２）・・・
（Ｇｋｏ）と、を含むことを特徴とした画像処理装置。
【請求項２】　　前記画像印写手段（Ｃ）が印字ライン
毎に２値あるいは多階調で印写可能である場合に、印写
ライン毎に２値あるいは多階調を切り換えて印写するこ
とを特徴とした請求項１に記載の画像処理装置。
【請求項３】　　前記画像入力手段（Ａ）と前記ｋｉ個
の入力画像信号変換手段（Ｆ１）（Ｆ２）・・・（Ｆｋ
ｉ）とから構成される少なくとも１系列以上の入力画像
処理手段（Ｈ１）（Ｈ２）・・・（Ｈｎ）と、前記画像
印写手段（Ｃ）と前記ｋｏ個の出力画像信号変換手段（
Ｇ１）（Ｇ２）・・・（Ｇｋｏ）とから構成される少な
くとも１系列以上の出力画像処理手段（Ｉ１）（Ｉ２）
・・・（Ｉｍ）と、前記画像信号記憶手段（Ｂ）と、前
記制御手段（Ｄ）と、前記階調指定手段（Ｅ）と、から
構成される画像処理装置において、該入力画像処理手段
（Ｈ１）（Ｈ２）・・・（Ｈｎ）と該出力画像処理手段
（Ｉ１）（Ｉ２）・・・（Ｉｍ）および該制御手段（Ｄ
）とが該画像信号記憶手段（Ｂ）にアクセスする順序を
制御し該入力画像処理手段（Ｈ１）（Ｈ２）・・・（Ｈ
ｎ）と該出力画像処理手段（Ｉ１）（Ｉ２）・・・（Ｉ
ｍ）とを並列動作させる処理順序決定手段（Ｊ）を含む
ことを特徴とした画像処理装置。
【請求項４】　　前記画像入力手段（Ａ）と前記入力画
像信号変換手段（Ｆ１）、（Ｆ２）・・・（Ｆｋｉ）と
の間に入力画像データの階調レベルを圧縮あるいは伸張
する第１の階調レベル変換手段を設けることを特徴とす
る請求項１または請求項３のいずれかに記載された画像
処理装置。
【請求項５】　　前記画像印写手段（Ｃ）と前記出力画
像信号変換手段（Ｇ１）、（Ｇ２）・・・（Ｇｋｏ）と
の間に出力画像データの階調レベルを圧縮あるいは伸張
する第２の階調レベル変換手段を設けることを特徴とす
る請求項１または請求項３のいずれかに記載された画像
処理装置。
【請求項６】　　前記出力画像処理手段（Ｉ１）（Ｉ２
）・・・（Ｉｍ）のなかの少なくとも１つの出力画像処
理手段がモニタ画像印写手段であり、他の少なくとも１
つの出力画像処理手段が、該モニタ画像印写手段と同一
の画像データを出力する場合には該モニタ画像印写手段
に印写するときに潛像画像が印写される潛像印写工程と
、該モニタ印写手段への印写完了後の指示により潜像を
顕像化する顕像印写工程と、を有する浄書画像印写手段
であることを特徴とする請求項３に記載の画像処理装置
。
【請求項７】　　前記出力画像処理手段（Ｉ１）（Ｉ２
）・・・（Ｉｍ）の中のモニタ画像印写手段と浄書画像
印写手段とに同一の画像データを出力する場合に該浄書
印写手段は潜像記録のみを行い、モニタ完了後の指示に
より顕像化することをを特徴とする請求項６に記載の画
像処理装置。