JPH0268672A - 画像処理プロセッサのアドレス発生部 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、画像処理装置に置いて、高速に画像処理を実
行するために画像処理装置内に搭載される画像フレーム
メモリのアドレス発生用プロセッサ即ち画像処理プロセ
ッサのアドレス発生部に関する。

（従来の技術） 画像処理は、例えば５１２ｘ５１２画素の２次元平面で
構成される画像フレームメモリの各画素に対して、同一
の処理を実行する場合が多い、例えば２５６階調の濃淡
情報を持つ入力画像を白、黒の２値画像に変換する処理
を考えた場合、各画素の明るさがあらかじめ設定されて
いる明るさより明るい場合は白、暗い場合は黒、として
結果を出力する。ところが、この処理を全ての画像フレ
ームメモリの各画素に対して実行すると非常に多くの繰
返し処理が必要となる。例えば、前記フレームメモリを
考えた場合、２６２．１４４回（＝５１２　Ｘ５１２）
繰り返す必要がある。１画素を１μｓｅｃで処理したと
仮定しても、全画素を処理するのに０．２６秒必要とす
る。

上記示した例の様に、比較的単純な処理の場合は、全て
ハードウェアで構成し、高速化を図ることが可能である
が、最近の画像処理装置は、多機能が要求されており、
しかも高速処理が条件となっている。全機能を個別に専
用ハードウェア化しこれらを組み合わせた構成が高速処
理を実現する上で最も容易な方法であるが、ハードウェ
アの規模が大きくなり、コストアップとなる他に、各機
能の処理方法が固定さ、れてしまうため、汎用性が失な
われてしまう。

これを解決する方法として、各機能を共通化したハード
ウェアを構成し、ソフトウェアで各機能を満足する方法
が採用されている。通常、画像処理プロセッサと呼ばれ
るものが、これに相当している。画像処理プロセッサの
処理方法は、例えば第３図に示す様な構成で画像処理を
実行する。まず画像処理プロセッサ１００はフレームメ
モリＡ１０１に対して処理する画素のアドレスをアドレ
スバス１１１を介して与える。フレームメモリＡ１０１
は、アドレスバス１１１を介して与えられたアドレスで
決められた番地の画素データをデータバス１１３を介し
て画像処理プロセッサ１００へ出力す。画像処理プロセ
ッサ１００は、データバス１１３を介して入力された画
素データに対して、画像処理、例えば２値化処理を実行
する。次に、画像処理プロセッサ１００は、フレームメ
モリＢ１０２に、処理結果のデータと、このデータを記
憶するアドレスをそれぞれデータバス１１４゜アドレス
バス１１２を介して出力する。最後に、フレームメモリ
Ｂはバス１１２を介して与えられたアドレスで決められ
番地にバス１１４を介して出力された処理データを記憶
する。ハス１１１１１２を介して出力されるアドレスは
通常１対１に対応している。また、高速化を図るために
、画像処理プロセッサ内部がバイブライン構成されてい
る場合もある。

この構成で最も問題となるのが、画像処理プロセッサ１
００に内蔵されているアドレス発生機能である。ここで
言うアドレス発生機能は、フレームメモリＡｌ０Ｉ、　
フレームメモリＢ１０２のデータを管理する重要なもの
で、バス１１１．１１２を介して、フレームメモリＡｌ
０Ｉ、Ｂ１０２へ出力される。画像処理は一般に、２次
元処理となっているため、フレームメモリも、２次元の
アドレス空間で、データが記憶されている。前記アドレ
ス発生機能は、２次元アドレス発生のための方式、ある
いは構成をとる必要がある。従来は、この方式として、
フレームメモリのアドレスを１次元配列に置き換えるこ
とにより、実現しており、第４図にその一例を示す。即
ちこの例はフレームメモリが５１２Ｘ５１２画素で構成
される場合を示しており、図の各マスは、フレームメモ
リ内の画素の空間的な位置を示し、マス内の数字は、そ
の画素のアドレスを示している。フレームメモリの左上
の位置を画素のアドレス０とし、右上の画素のアドレス
を５１１．２列目の左端の画素のアドレスを５１２とす
る方法である。この様にすると、アドレスを０から順に
増加させることにより、−列の画素データとして扱うこ
とが可能であるから、アドレス発生機能も非常に筒車な
ものとなる。

フレームメモリの全画素に対して画像処理を実行する場
合、アドレス発生部は、０から最後（例えば２６２１４
３）まで順に出力すればよい。

（発明が解決しようとする課題） しかしながら上記において、従来例で述べた方法は、フ
レームメモリ全画素に対して画像処理を実行する場合に
有効であるが、フレームメモリの任意の一部分だけ処理
を行なう場合は、極めて不都合となる。特に、産業用画
像処理装置において、高速処理、画面内の不要領域の除
去、を目的とした複雑なウィンドウ形状に対するウィン
ドウ処理を実行する場合に問題となる。本発明の目的は
、どの様なウィンドウ形状に対しても、ウィンドウ処理
が可能なように、ウィンドウ内の画素に対するアドレス
のみを出力できる画像処理プロセンサのアドレス発生部
を提供することにある。

（課題を解決するための手段） このため本発明は特許請求の範囲に記載の画像処理プロ
セッサのアドレス発生部を提供することにより、上述し
た従来の技術の課題を解決した。

（実施例） 本発明の実施例につき図面を参照して説明する。

第１図は、本発明の１実施例画像処理プロセッサのアド
レス発生部を示したものである。以下画像フレームメモ
リが垂直５１２×水平５１２画素で構成される場合を例
に示す。

１は垂直開始アドレスレジスタ、２は垂直終了アドレス
レジスタである。垂直５１２画素をカバーするためには
、９ｂｉｔ長のＤ型フリップフロップ等が利用できる。

配線２１．２２より、外部から、データが設定される。

例えば、画像処理を行なう範囲（ウィンドウ）を第２図
の破線４１の範囲内に限定すると、レジスタ１には、１
００の値が、そしてレジスタ２には４００の値がセット
される。

３は、水平開始アドレスレジスタ群、４は水平終了アド
レスレジスタ群である。垂直５１２×水平５１２画素で
構成される前記画像フレームメモリの場合は、それぞれ
９ｂｉｔのレジスタ、５１２個で構成すればよい。例え
ばＩＣメモリが小型で適している。配線２３．２４より
外部からデータが設定される。設定されるデータは、そ
れぞれ最大５１２個であるが、第２図の例では、３０１
個のデータ数（垂直終了アドレス−垂直開始アドレス＋
１）で十分である。第２図の場合では、各垂直アドレス
に対して、水平開始アドレスは全て１００、水平終了ア
ドレスは全て４００となる。

ウィンドウの形状によっては、水平開始アドレス及び水
平終了アドレスは、いろいろの値となる。

５は、垂直アドレスカウンタである。９ｂｉｔの同期式
カウンタが利用できる。画像処理開始の時レジスタ１か
ら、配ｖＡ２５を介して、係数初期値を設定する。垂直
アドレスカウンタ５の出力は、配線２９を介して画像フ
レームメモリの垂直アドレスとして供給される。６は、
垂直終了アドレス検出部である。カウンタ５の出力とレ
ジスタ２の出力が等しくなると配線３１に眞の値を出力
する（フラグを立てる）。通常９ｂｉｔのデジタル・コ
ンパレータが利用できる。

７は水平アドレスカウンタである。９ｂｉｔの同期式カ
ウンタが利用できる。画像処理開始時期、ならびに、垂
直アドレスが変化する毎に水平開始アドレス群３から配
線２７を介して係数初期値を設定する。カウンタ７の出
力は、配線３０を介して画像フレームメモリの水平アド
レスとして供給される。８は、水平終了アドレス検出部
である。

水平終了アドレスレジスタ群４の出力とカウンタの７の
出力とが等しくなると配線３２に眞の値を出力する（フ
ラグを立てる）。垂直終了アドレス検出部６と同様に、
９ｂｉｔデジタルコンパレータが利用できる。

９は、３．４のレジスタ群から、１個のレジスタを選択
するアドレス信号を出力する水平レジスタ選択部である
。例えばレジスタ群３．４のＯ番地から順に、垂直開始
アドレスから、垂直終了アドレスまで順に、これに対応
する水平開始アドレス、水平終了アドレスが記憶されて
いる場合は水平レジスタ選択部９の初期値が０で水平ア
ドレス検出部８のフラグが立つ毎に１ずつ加算（インク
リメント）すればよい。

アンド回路１０は制御回路の一部である。配線３４から
入力される画像処理実行信号（画像処理を行なっている
期間のみ、眞の値となっている）と、配線３５から入力
される各画素に対する処理終了信号（画像処理プロセッ
サ等が処理を終了した時に、眞の値を出力する）との論
理積を水平アドレスカランタフに出力する。カウンタ７
は、この信号により、出力アドレスのインクリメントを
行なう。アンド回路１１はあらかじめ設定されたウィン
ドウ内の全画素に対する処理が終了したことを配線３６
を介して画像処理プロセッサ等へ教える。全画素に対す
る処理が終了したことは、垂直アドレスが垂直終了アド
レスとなっていることを示す配線３１の信号と、水平ア
ドレスが水平終了アドレスとなっていることを示すが配
線３２の信号の論理積として判断される。

なお、詳細な制御信号は省略されている。

作動においては、まず、画像処理実行信号が配″ａ３４
に発生すると、垂直アドレスカウンタ５には、垂直開始
アドレスレジスタ１のレジスタの値が設定され配線２９
に、垂直開始アドレスが出力される。第２図の例では、
１００となる。これと同時に、水平アドレスカウンタ７
には、水平開始アドレスレジスタ群３のＯ番地のレジス
タ値が設定され、配線３０に垂直開始アドレスに対する
水平開始アドレスが出力される。第２図の例では１００
となる。また、配″！ａ２８には水平終了アドレスレジ
スタ群４の０番地のデータすなわち、垂直開始アドレス
に対する水平終了アドレスが出力される。

配線２９．３０に出力されたアドレスは図示しない画像
フレームメモリに供給され、対応する画素データが図示
しない画像処理プロセッサ等に入力される。第２図の場
合は、破線４１で囲まれた左上隅の画素データとなる。

画像処理プロセッサ等が処理を終了し、次の画素データ
の処理に移る場合、各画素に対する処理終了信号を配線
３５に出力する。この結果、水平アドレスカウンタ７は
、１だけインクリメントし、配ｖＡ３０に出力される水
平アドレスが１増加する。この例では１０１となる。従
って次に画像処理プロセッサ等が処理する画素は、前回
処理した画素の右隣りの画素となる。

以下、同様の操作を繰り返す。第２図の例では３０１回
の操作を繰り返すと、水平アドレスは４００となり、配
線２８に出力されている水平終了アドレスと一致する。

これに伴ない水平アドレス検出部８から配線３２へ水平
終了フラグが出力される。水平レジスタ選択部９はこの
フラグで１だけインクリメントし、次の垂直アドレスに
対する水平開始アドレス、水平終了アドレスをアドレス
群３，４が出力できるようにする。次に配線３５から、
各画素に対する終了信号が入力されると、まず、垂直ア
ドレスカウンタ５のカウンク値をインクリメントする。

この結果、配線２９に出力される垂直アドレスが、（垂
直開始アドレス１）となる。これと同時に水平アドレス
カウンタ７は、水平終了アドレスレジスタ群３が出力し
ている新らしい水平開始アドレスを設定する。この結果
、配、％１２９．３０に出力される値は、それぞれ、１
０１．１００となる。即ち、第２図の左上隅の画素の真
下の画素を指すことになる。

以下、垂直方向も同様に繰り返すと、最後に、右下隅の
画素のアドレスが図示しない画像フレームメモリに供給
されるように配線２９．３０に出力される。この時、検
出部６，８いずれの出力（垂直終了フラグ、水平終了フ
ラグ）も立った状態となり、配線３６に画像処理終了信
号が出力される。画像処理プロセッサ等は、この信号を
検出し、全ての画像処理が終了したことを検出する。

（発明の効果） 以上、実施例を参考にしながら、本発明の構成と動作を
述べたように、本発明ではあらかじめ、各垂直アドレス
に対して水平開始アドレスと水平終了アドレスを設定し
ておくため、どのような形状のウィンドウであっても指
定された範囲のみしか画像処理を実行しない。従って、
従来の画像処理プロセッサのように画像フレームメモリ
の全画素に対して処理を実行する方式に比べて、大幅に
処理時間の短縮化が図れる。

また、本発明は、通常のコンピュータシステムの汎用バ
スを介して、垂直アドレス、水平アドレスを出力するこ
とも可能となるから、専用画像処理ハードウェアのアド
レス発生部、汎用ＣＰＵ、画像処理プロセッサ等を用い
た汎用画像処理装置のアドレス発生部等、画像処理の高
速化に対応できる優れたハードウェアを提供できる。

【図面の簡単な説明】

第１図は本発明の実施例画像処理プロセッサのアドレス
発生部の構成を示すブロック図、第２図は第１図のアド
レス発生部が指定する画像フレームメモリを示す概略図
、第３図は従来の画像処理プロセッサの構成を示すブロ
ック図、第４図は第３図のプロセッサが処理する画像フ
レームメモリを示す概略図である。 １・・・垂直開始アドレスレジスタ、２・・・垂直終了
アドレスレジスタ、３・・・水平開始アドレスレジスタ
群、４・・・水平終了アドレスレジスタ群、５・・・垂
直アドレスカウンタ、６・・・垂直終了アドレス検出部
、７・・・水平アドレスカウンタ、８・・・水平終了ア
ドレス検出部、９・・・水平レジスタ選択部第１図 代理人　弁理士　　河　　内　　潤 第２図 水平７５句 第３図 第４図 水平り旬

Claims (7)

【特許請求の範囲】
1. （１）水平方向にＮ画素（Ｎは１以上の整数）、垂直方
   向にＭ画素（Ｍは１以上の整数）で構成される画像フレ
   ームメモリのアドレスを供給する画像処理プロセッサの
   アドレス発生部において、画像フレームメモリの水平方
   向の水平アドレスを決める水平アドレスカウンタ、前記
   画像フレームメモリの垂直方向の垂直アドレスを決める
   垂直アドレスカウンタ、垂直アドレスの開始アドレスを
   記憶する垂直開始アドレスレジスタ、垂直アドレスの終
   了アドレスを記憶する垂直終了アドレスレジスタ、各垂
   直アドレスに対応する水平アドレス開始アドレスを記憶
   する水平開始アドレスレジスタ群、各垂直アドレスに対
   応する各水平アドレス終了アドレスを記憶する水平終了
   アドレスレジスタ群、垂直終了アドレスと垂直アドレス
   カウンタの出力が等しい場合のみ垂直終了フラグを立て
   る垂直終了アドレス検出部、及び水平終了アドレスと水
   平アドレスカウンタの出力が等しい場合のみ水平終了フ
   ラグを立てる水平終了アドレス検出部を含むことを特徴
   とする画像処理プロセッサのアドレス発生部。
2. （２）前記水平開始アドレスレジスタ群、および水平終
   了アドレスレジスタ群から任意の１個のデータを選択す
   るように、前記垂直アドレスカウンタの出力と１対１の
   関係に対応させる水平レジスタ選択部を含むことを特徴
   とする請求項第１項の画像処理プロセッサのアドレス発
   生部。
3. （３）前記垂直開始アドレスレジスタ及び垂直終了アド
   レスレジスタに記憶されているアドレスは、それぞれ、
   前記画像フレームメモリにおいて、処理範囲を限定する
   ウィンドウを形成する領域の垂直アドレスの最小値及び
   最大値であることを特徴とする請求項第１項の画像処理
   プロセッサのアドレス発生部。
4. （４）画像処理開始命令により、前記垂直アドレスカウ
   ンタ及び水平アドレスカウンタに、それぞれ前記垂直開
   始アドレスレジスタ及び水平開始アドレスレジスタ群か
   ら請求項第２項で指定された１個の水平開始アドレスレ
   ジスタから、垂直開始アドレス及び水平開始アドレスが
   、設定されるようにしたことを特徴とする請求項第１項
   の画像処理プロセッサのアドレス発生部。
5. （５）前記画像処理プロセッサが１画素の処理が終了す
   る毎に、水平アドレスカウンタの出力結果が１加算され
   るようにしたことを特徴とする請求項第１項の画像処理
   プロセッサのアドレス発生部。
6. （６）前記水平アドレスカウンタの出力と、水平終了ア
   ドレスレジスタの出力が等しくなり、前記水平終了アド
   レス検出部からフラグが立った場合、前記水平開始アド
   レスレジスタ群及び水平終了アドレスレジスタ群を選択
   するように、次の垂直アドレスに対応して変更すると共
   に、現在画像処理プロセッサが処理を行っている画素に
   対する処理が終了した後、垂直アドレスカウンタの出力
   結果が１加算され、同時に、新しい垂直アドレスカウン
   タの出力に対応する水平開始アドレスが水平アドレスカ
   ウンタに設定、出力されるようにしたことを特徴とする
   請求項第１項の画像処理プロセッサのアドレス発生部。
7. （７）請求項第６項において、前記垂直アドレスカウン
   タの出力が、垂直終了アドレスと等しくなり、前記垂直
   終了アドレス検出部がフラグを立てた場合、そして更に
   前記水平終了アドレス検出部がフラグを立てた時に、画
   像処理が終了したことを画像処理プロセッサに教えると
   共に、動作を停止するようにしたことを特徴とする請求
   項第１項の画像処理プロセッサのアドレス発生部。