JPH0535858A - 画像メモリ用アドレス発生装置 - Google Patents
画像メモリ用アドレス発生装置Info
- Publication number
- JPH0535858A JPH0535858A JP21288891A JP21288891A JPH0535858A JP H0535858 A JPH0535858 A JP H0535858A JP 21288891 A JP21288891 A JP 21288891A JP 21288891 A JP21288891 A JP 21288891A JP H0535858 A JPH0535858 A JP H0535858A
- Authority
- JP
- Japan
- Prior art keywords
- address
- image
- horizontal
- register
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y02B60/1225—
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 画像のメモリアドレス発生装置で、水平方向
の画像サイズ(画素数)が2のn乗の種々の画像サイズ
のアドレスを生成できる装置を提供する。 【構成】 対象とする画像の水平サイズを指定する画像
水平サイズ指定レジスタ1と、画素の初期アドレスを保
持する初期画素アドレスレジスタ2と、垂直アドレスカ
ウント、水平アドレスを出力するアドレスカウンタ3か
ら構成される。又アドレスカウンタ3は、セレクタ2
1、NAND回路22、23、T型フリップフロップ2
4、デコ−ダ31、デマルチプレクサ32、カウンタ設
定幅制御部41から構成される。
の画像サイズ(画素数)が2のn乗の種々の画像サイズ
のアドレスを生成できる装置を提供する。 【構成】 対象とする画像の水平サイズを指定する画像
水平サイズ指定レジスタ1と、画素の初期アドレスを保
持する初期画素アドレスレジスタ2と、垂直アドレスカ
ウント、水平アドレスを出力するアドレスカウンタ3か
ら構成される。又アドレスカウンタ3は、セレクタ2
1、NAND回路22、23、T型フリップフロップ2
4、デコ−ダ31、デマルチプレクサ32、カウンタ設
定幅制御部41から構成される。
Description
【0001】
【産業上の利用分野】本発明は、画像処理装置に用いる
画像メモリ用アドレス発生装置に関するものである。
画像メモリ用アドレス発生装置に関するものである。
【0002】
【従来技術】画像処理装置に内蔵されるメモリアドレス
発生装置は、画像メモリに対して、水平方向への画素の
連続アドレス発生や、垂直方向のアドレス発生、及び、
矩形領域のアドレス発生等が要求される。図8は、従来
の画像用メモリアドレス発生装置の一構成例を示すブロ
ック図で、水平方向のアドレスをカウントするカウンタ
と垂直方向のアドレスをカウントするカウンタを結合
し、水平方向へのアドレスの増進、及び垂直方向へのア
ドレスの増進を別々に指定可能とするものであった。こ
のような構成のアドレス発生装置は、特開平2−686
72号公報及び特開平02−257292号公報等に明
らかにされている。
発生装置は、画像メモリに対して、水平方向への画素の
連続アドレス発生や、垂直方向のアドレス発生、及び、
矩形領域のアドレス発生等が要求される。図8は、従来
の画像用メモリアドレス発生装置の一構成例を示すブロ
ック図で、水平方向のアドレスをカウントするカウンタ
と垂直方向のアドレスをカウントするカウンタを結合
し、水平方向へのアドレスの増進、及び垂直方向へのア
ドレスの増進を別々に指定可能とするものであった。こ
のような構成のアドレス発生装置は、特開平2−686
72号公報及び特開平02−257292号公報等に明
らかにされている。
【0003】
【発明が解決しようとする課題】しかしながら、上記構
成の装置では、カウンタの水平方向と垂直方向のビット
構成を決めてしまうと、そのほかのサイズの画像に対し
ては対処できず、種々の画像サイズの処理を要求される
汎用の画像処理装置では、使用出来ないという問題があ
った。
成の装置では、カウンタの水平方向と垂直方向のビット
構成を決めてしまうと、そのほかのサイズの画像に対し
ては対処できず、種々の画像サイズの処理を要求される
汎用の画像処理装置では、使用出来ないという問題があ
った。
【0004】本発明は上述の点に鑑みてなされたもの
で、以上述べた、固定した画像サイズだけのアドレスし
か発生出来ないと云った問題点を除去するため、水平と
垂直のビット構成を変更できるカウンタを用い、水平方
向の画像サイズ(=横方向の画素の数)が2のn乗(n
は自然数)の種々の画像サイズのアドレスを生成できる
装置を提供するものである。
で、以上述べた、固定した画像サイズだけのアドレスし
か発生出来ないと云った問題点を除去するため、水平と
垂直のビット構成を変更できるカウンタを用い、水平方
向の画像サイズ(=横方向の画素の数)が2のn乗(n
は自然数)の種々の画像サイズのアドレスを生成できる
装置を提供するものである。
【0005】
【課題を解決するための手段】上記課題を解決するため
本発明は、図1に示すように画像メモリアドレス発生装
置において、最初に指定する画素のアドレスを保持する
初期画素アドリスレジタ2と、画像の水平方向のサイズ
を記憶する画像水平サイズ指定レジスタ1及び、このレ
ジスタの内容に応じたビットからカウントが可能でか
つ、初期画素アドレスレジスタ2で指定されたビットか
らLSBの値のみをロ−ドすることが可能なカウンタを
設けたものである。
本発明は、図1に示すように画像メモリアドレス発生装
置において、最初に指定する画素のアドレスを保持する
初期画素アドリスレジタ2と、画像の水平方向のサイズ
を記憶する画像水平サイズ指定レジスタ1及び、このレ
ジスタの内容に応じたビットからカウントが可能でか
つ、初期画素アドレスレジスタ2で指定されたビットか
らLSBの値のみをロ−ドすることが可能なカウンタを
設けたものである。
【0006】
【作用】本発明では、画像水平サイズ指定レジスタを設
け、アドレスカウンタを、このレジスタの内容に応じた
ビットからカウントすることを可能にしたことから、2
のn乗の画像サイズの種々の画像のアドレスが生成可能
となる。
け、アドレスカウンタを、このレジスタの内容に応じた
ビットからカウントすることを可能にしたことから、2
のn乗の画像サイズの種々の画像のアドレスが生成可能
となる。
【0007】また、初期画素アドレスレジスタを設け、
これに指定された位置から画像水平サイズ指定レジスタ
で指定されたビット数分の値のみをアドレスカウンタに
ロ−ドできるようにしたことで、矩形領域の連続アドレ
ス生成を行うことが容易に出来る。
これに指定された位置から画像水平サイズ指定レジスタ
で指定されたビット数分の値のみをアドレスカウンタに
ロ−ドできるようにしたことで、矩形領域の連続アドレ
ス生成を行うことが容易に出来る。
【0008】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図1は、この発明の実施例を示すブロック
図である。画像水平サイズ指定レジスタ1は、対象とす
る画像の水平サイズを指定し、デ−タバスを通して外部
から設定可能なレジスタである。また初期画素アドレス
レジスタ2は、水平方向の連続アドレス生成、垂直方向
連続アドレス生成、及び矩形領域アドレス生成等の初期
アドレスを保持するレジスタであり、デ−タバスを通し
て外部から設定可能なようになっている。
に説明する。図1は、この発明の実施例を示すブロック
図である。画像水平サイズ指定レジスタ1は、対象とす
る画像の水平サイズを指定し、デ−タバスを通して外部
から設定可能なレジスタである。また初期画素アドレス
レジスタ2は、水平方向の連続アドレス生成、垂直方向
連続アドレス生成、及び矩形領域アドレス生成等の初期
アドレスを保持するレジスタであり、デ−タバスを通し
て外部から設定可能なようになっている。
【0009】アドレスカウンタは、水平方向へのアドレ
スカウント、垂直方向へのアドレスカウント及び、その
制御を行い、垂直アドレスと水平アドレスを出力する。
画像水平サイズ指定レジスタ1の値及び、初期画素アド
レスレジスタ2の値は、アドレスカウンタ3に出力さ
れ、アドレス生成制御に使用される。
スカウント、垂直方向へのアドレスカウント及び、その
制御を行い、垂直アドレスと水平アドレスを出力する。
画像水平サイズ指定レジスタ1の値及び、初期画素アド
レスレジスタ2の値は、アドレスカウンタ3に出力さ
れ、アドレス生成制御に使用される。
【0010】図2は、このアドレスカウンタの構成例
で、1ビット分を詳細に示した図である。この例では、
カウンタは、非同期式で構成され、図2の構成を従続に
接続することにより、任意のビット数のカウンタを構成
する。セレクタ21はフリップフロップ24の入力とし
て前段のカウンタの出力か或いは、垂直カウントクロッ
クVCLKnのどちらかを選択する。選択信号SELn
は、後述の制御回路により生成され、垂直アドレスのL
SBを示すビットに対応するビット以外は、前段からの
出力を選択するようにする。
で、1ビット分を詳細に示した図である。この例では、
カウンタは、非同期式で構成され、図2の構成を従続に
接続することにより、任意のビット数のカウンタを構成
する。セレクタ21はフリップフロップ24の入力とし
て前段のカウンタの出力か或いは、垂直カウントクロッ
クVCLKnのどちらかを選択する。選択信号SELn
は、後述の制御回路により生成され、垂直アドレスのL
SBを示すビットに対応するビット以外は、前段からの
出力を選択するようにする。
【0011】NAND回路22及び23は、初期画素ア
ドレスレジスタ2の対応するビットをカウンタに設定す
るための論理であり、入力信号DATAnは、初期画素
アドレスレジスタ2に接続される。また入力信号LOA
Dnは、初期画素アドレスレジスタ2のうちどのビット
をアドレスカウンタに設定するかを決定する信号であ
り、後述する制御回路により生成される。T型フリップ
フロップ24の出力は、アドレスカウンタの後段に接続
されるとともに、画像メモリアドレスとして使われる。
ドレスレジスタ2の対応するビットをカウンタに設定す
るための論理であり、入力信号DATAnは、初期画素
アドレスレジスタ2に接続される。また入力信号LOA
Dnは、初期画素アドレスレジスタ2のうちどのビット
をアドレスカウンタに設定するかを決定する信号であ
り、後述する制御回路により生成される。T型フリップ
フロップ24の出力は、アドレスカウンタの後段に接続
されるとともに、画像メモリアドレスとして使われる。
【0012】図3は、垂直カウンタクロックVCLKn
及び、選択信号SELnを生成するための構成例を示す
ブロック図である。垂直/水平指定信号は、アドレスカ
ウンタの水平アドレスか或いは、垂直アドレスのどちら
のアドレスをカウントするかを選択する信号であり、デ
コ−ダ31に接続される。デコ−ダ31は、画像水平サ
イズ指定レジスタ1の内容をデコ−ドし、選択SELn
を作成する。
及び、選択信号SELnを生成するための構成例を示す
ブロック図である。垂直/水平指定信号は、アドレスカ
ウンタの水平アドレスか或いは、垂直アドレスのどちら
のアドレスをカウントするかを選択する信号であり、デ
コ−ダ31に接続される。デコ−ダ31は、画像水平サ
イズ指定レジスタ1の内容をデコ−ドし、選択SELn
を作成する。
【0013】水平/垂直指定信号が、水平アドレスカウ
ントを指定する場合は、VCLKn記号をセレクタ21
で選択する選択信号SELnを出力しない。デマルチプ
レクサ32は、画像水平サイズ指定レジスタの内容に応
じて、アドレスカウントクロックをどのビットに出力す
るかを選択する。
ントを指定する場合は、VCLKn記号をセレクタ21
で選択する選択信号SELnを出力しない。デマルチプ
レクサ32は、画像水平サイズ指定レジスタの内容に応
じて、アドレスカウントクロックをどのビットに出力す
るかを選択する。
【0014】図4は、初期画素アドレスレジスタ2のど
のビットをアドレスカウンタ3に設定するかを指定する
制御部のブロック図である。カウンタ設定幅制御部41
は、カウンタ設定信号が入力された場合に、画像水平サ
イズ指定レジスタ1の内容により、カウンタロ−ド信号
LOADnを出力する制御部である。入力が3ビットの
場合の真理値表を図5に示す。即ち、出力信号のLSB
の値のビット数分の信号をイネ−ブルにする。
のビットをアドレスカウンタ3に設定するかを指定する
制御部のブロック図である。カウンタ設定幅制御部41
は、カウンタ設定信号が入力された場合に、画像水平サ
イズ指定レジスタ1の内容により、カウンタロ−ド信号
LOADnを出力する制御部である。入力が3ビットの
場合の真理値表を図5に示す。即ち、出力信号のLSB
の値のビット数分の信号をイネ−ブルにする。
【0015】以上の構成の画像メモリ用アドレス発成装
置を画像装置に使用した場合の動作について以下に記
す。図6は、本発明の対象となる画像の水平方向と垂直
方向のアドレスを画像サイズが512×512の場合に
ついて示したものである。図7は、画素と実際のメモリ
のアドレスの対応を示したものである。まず、画像水平
サイズ指定レジスタ1に、画像の水平方向のサイズ(5
12=2の9乗)のべき乗数+1を設定する。画像の水
平方向のサイズが512の場合は、10(=9+1)を
設定する。初期画素アドレスレジスタ2に、最初に参照
する画素のメモリアドレスを設定する。
置を画像装置に使用した場合の動作について以下に記
す。図6は、本発明の対象となる画像の水平方向と垂直
方向のアドレスを画像サイズが512×512の場合に
ついて示したものである。図7は、画素と実際のメモリ
のアドレスの対応を示したものである。まず、画像水平
サイズ指定レジスタ1に、画像の水平方向のサイズ(5
12=2の9乗)のべき乗数+1を設定する。画像の水
平方向のサイズが512の場合は、10(=9+1)を
設定する。初期画素アドレスレジスタ2に、最初に参照
する画素のメモリアドレスを設定する。
【0016】次に、それぞれの画素アドレスの発生方法
を以下に記す。 (1)水平方向の連続アドレス生成を行う場合 指定した画素のすぐ右の画素を連続的にアクセスする場
合である。この場合は、垂直/水平指定の水平を選択す
るようにし、アドレスカウントクロックを与える。この
場合カウンタの動作は、カウンタのLSBから順にカウ
ントする。
を以下に記す。 (1)水平方向の連続アドレス生成を行う場合 指定した画素のすぐ右の画素を連続的にアクセスする場
合である。この場合は、垂直/水平指定の水平を選択す
るようにし、アドレスカウントクロックを与える。この
場合カウンタの動作は、カウンタのLSBから順にカウ
ントする。
【0017】(2)垂直方向の連続アドレス生成を行う
場合 指定した画素のすぐ下の画素を連続的にアクセスする場
合である。この場合は、垂直/水平指定を垂直を選択す
るようにし、アドレスカウントクロックを与える。この
場合のカウンタの動作は、アドレスカウンタ3の画像水
平サイズ指定レジスタ1で指定されたビットから順にカ
ウントする。
場合 指定した画素のすぐ下の画素を連続的にアクセスする場
合である。この場合は、垂直/水平指定を垂直を選択す
るようにし、アドレスカウントクロックを与える。この
場合のカウンタの動作は、アドレスカウンタ3の画像水
平サイズ指定レジスタ1で指定されたビットから順にカ
ウントする。
【0018】(3)矩形領域の連続アドレス生成を行う
場合 まず、矩形領域の列数分回数の水平方向の連続アドレス
を(1)の方法で生成する。次にカウンタ設定信号をイ
ネ−ブルにすると、初期画素アドレスレジスタ2で指定
された位置から画像水平サイズ分のビット分のみの値が
アドレスカウンタ3にロ−ドされる。次に垂直方向のア
ドレスカウントを(2)の方法で行う。このことによ
り、アドレスカウンタ3の示す値は、矩形領域の上から
2番目の行の左端の画素のアドレスになる。これを矩形
領域の行数分だけ繰り返すことにより、矩形領域の画素
のアクセスができる。
場合 まず、矩形領域の列数分回数の水平方向の連続アドレス
を(1)の方法で生成する。次にカウンタ設定信号をイ
ネ−ブルにすると、初期画素アドレスレジスタ2で指定
された位置から画像水平サイズ分のビット分のみの値が
アドレスカウンタ3にロ−ドされる。次に垂直方向のア
ドレスカウントを(2)の方法で行う。このことによ
り、アドレスカウンタ3の示す値は、矩形領域の上から
2番目の行の左端の画素のアドレスになる。これを矩形
領域の行数分だけ繰り返すことにより、矩形領域の画素
のアクセスができる。
【0019】画像水平サイズが512、初期画素アドレ
ス値が16進数で673(=10進数で1651)の場
合についてアドレスの指定する様子を示す。最初の画素
の座標は10進数で、(115,3)である。矩形領域
の大きさを15×15とすると、まず、水平方向に座標
(129,3)まで連続アクセスを行う。次にカウンタ
の下位9ビット(=水平アドレス用)に初期画素アドレ
スレジスタの下位9ビットの値をロ−ドする。これによ
りアドレスは673に戻り、この後、上位9ビット(=
垂直アドレス用)をカウントすることにより座標(12
9,4)の画素のアドレスを生成できる。
ス値が16進数で673(=10進数で1651)の場
合についてアドレスの指定する様子を示す。最初の画素
の座標は10進数で、(115,3)である。矩形領域
の大きさを15×15とすると、まず、水平方向に座標
(129,3)まで連続アクセスを行う。次にカウンタ
の下位9ビット(=水平アドレス用)に初期画素アドレ
スレジスタの下位9ビットの値をロ−ドする。これによ
りアドレスは673に戻り、この後、上位9ビット(=
垂直アドレス用)をカウントすることにより座標(12
9,4)の画素のアドレスを生成できる。
【0020】
【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。画像メモリ用ア
ドレス発生装置の水平と垂直のアドレスをカウントする
カウンタのビット数を変更できるようにしたので、水平
方向の画像サイズが2のn乗(nは自然数)のいずれの
場合にも、水平方向、垂直方向への連続アドレス発生、
及び矩形領域のアドレス発生が、アドレス発生装置への
指定やアドレス発生装置以外でなされるアドレス計算及
び、アドレス発生装置への制御が最小ですむので、複数
の画像サイズを取り扱う汎用の画像処理システムに適用
できる。
れば、下記のような効果が期待される。画像メモリ用ア
ドレス発生装置の水平と垂直のアドレスをカウントする
カウンタのビット数を変更できるようにしたので、水平
方向の画像サイズが2のn乗(nは自然数)のいずれの
場合にも、水平方向、垂直方向への連続アドレス発生、
及び矩形領域のアドレス発生が、アドレス発生装置への
指定やアドレス発生装置以外でなされるアドレス計算及
び、アドレス発生装置への制御が最小ですむので、複数
の画像サイズを取り扱う汎用の画像処理システムに適用
できる。
【図1】本発明の画像メモリ用アドレス発生装置の概略
構成を示すブロック図である。
構成を示すブロック図である。
【図2】アドレスカウンタの1ビット分の構成を示す図
である。
である。
【図3】垂直カウント制御部の構成を示す図である。
【図4】カウンタ設定制御部の構成を示す図である。
【図5】カウンタ設定幅制御部の真理値表を示す図であ
る。
る。
【図6】画像の水平、垂直アドレスを示す図である。
【図7】画素の座標とメモリアドレスの対応を示す図で
ある。
ある。
【図8】従来の画像メモリ用アドレス発生装置のブロッ
ク図である。
ク図である。
1 画像水平サイズ指定レジスタ
2 初期画素アドレスレジスタ
3 アドレスカウンタ
21 セレクタ
22 NAND回路
23 NAND回路
24 T型フリップフロップ
31 デコ−ダ
32 デマルチプレクサ
41 カウンタ設定幅制御部
Claims (2)
- 【請求項1】 垂直アドレス、水平アドレスを生成する
アドレスカウンタと、対象画像の水平サイズを指定する
画像水平サイズ指定レジスタと、画素の最初の位置を保
存する初期画素アドレスレジスタを具備する画像メモリ
用アドレス発生装置において、 画像の水平方向のサイズを指定する画像水平サイズ指定
レジスタと、このレジスタの内容により、アドレスカウ
ンタのカウントクロックの入力のビット位置を変更可能
にすることにより、画像の水平方向のサイズを変更でき
るようにしたアドレスカウンタを設けたことを特徴とす
る画像メモリ用アドレス発成装置。 - 【請求項2】 前記、画像水平サイズ指定レジスタと、
任意のビット位置からのカウントが可能なアドレスカウ
ンタに加え、最初の画素のアドレスを格納する初期画素
アドレスレジスタを設け、初期画素アドレスレジスタの
うち、最下位ビット(LSB)から画像水平サイズ指定
レジスタで指定されたビット数分の値のみをアドレスカ
ウンタにロ−ドできるようにしたことを特徴とする請求
項1記載の画像メモリ用アドレス発成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21288891A JPH0535858A (ja) | 1991-07-30 | 1991-07-30 | 画像メモリ用アドレス発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21288891A JPH0535858A (ja) | 1991-07-30 | 1991-07-30 | 画像メモリ用アドレス発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535858A true JPH0535858A (ja) | 1993-02-12 |
Family
ID=16629926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21288891A Pending JPH0535858A (ja) | 1991-07-30 | 1991-07-30 | 画像メモリ用アドレス発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0535858A (ja) |
-
1991
- 1991-07-30 JP JP21288891A patent/JPH0535858A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4821031A (en) | Image display apparatus | |
US4852065A (en) | Data reorganization apparatus | |
JP2797435B2 (ja) | 表示コントローラ | |
EP0431581A2 (en) | Method and apparatus for changing the orientation of a video display | |
JPS642955B2 (ja) | ||
US5657047A (en) | Method and apparatus for zooming images on a video display | |
IE53301B1 (en) | A crt display device with a picture-rearranging circuit | |
EP0463640A2 (en) | Memory device for simulating a shift register | |
Schmidt | A memory control chip for formatting data into blocks suitable for video coding applications | |
JPH0535858A (ja) | 画像メモリ用アドレス発生装置 | |
EP0107687B1 (en) | Display for a computer | |
GB2115658A (en) | Video display system | |
EP0264603A2 (en) | Raster scan digital display system | |
GB2160685A (en) | Data reorganisation apparatus | |
JPH07264395A (ja) | 画像縮小装置 | |
JPH06222748A (ja) | ボーダを有する文字記号を表示する方法および装置 | |
EP0242139A2 (en) | Display controller | |
JP2609628B2 (ja) | メモリアドレス制御装置 | |
JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
JPH0520450A (ja) | 画像処理装置 | |
KR920003277B1 (ko) | 비디오 ram의 패닝 제어 방법 | |
JP2697679B2 (ja) | ディザ画像表示装置 | |
JPH06208615A (ja) | メモリシステム |