JPH0535858A - 画像メモリ用アドレス発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像のメモリアドレス発生装置で、水平方向
の画像サイズ（画素数）が２のｎ乗の種々の画像サイズ
のアドレスを生成できる装置を提供する。 【構成】 対象とする画像の水平サイズを指定する画像
水平サイズ指定レジスタ１と、画素の初期アドレスを保
持する初期画素アドレスレジスタ２と、垂直アドレスカ
ウント、水平アドレスを出力するアドレスカウンタ３か
ら構成される。又アドレスカウンタ３は、セレクタ２
１、ＮＡＮＤ回路２２、２３、Ｔ型フリップフロップ２
４、デコ−ダ３１、デマルチプレクサ３２、カウンタ設
定幅制御部４１から構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置に用いる
画像メモリ用アドレス発生装置に関するものである。

【０００２】

【従来技術】画像処理装置に内蔵されるメモリアドレス
発生装置は、画像メモリに対して、水平方向への画素の
連続アドレス発生や、垂直方向のアドレス発生、及び、
矩形領域のアドレス発生等が要求される。図８は、従来
の画像用メモリアドレス発生装置の一構成例を示すブロ
ック図で、水平方向のアドレスをカウントするカウンタ
と垂直方向のアドレスをカウントするカウンタを結合
し、水平方向へのアドレスの増進、及び垂直方向へのア
ドレスの増進を別々に指定可能とするものであった。こ
のような構成のアドレス発生装置は、特開平２−６８６
７２号公報及び特開平０２−２５７２９２号公報等に明
らかにされている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記構
成の装置では、カウンタの水平方向と垂直方向のビット
構成を決めてしまうと、そのほかのサイズの画像に対し
ては対処できず、種々の画像サイズの処理を要求される
汎用の画像処理装置では、使用出来ないという問題があ
った。

【０００４】本発明は上述の点に鑑みてなされたもの
で、以上述べた、固定した画像サイズだけのアドレスし
か発生出来ないと云った問題点を除去するため、水平と
垂直のビット構成を変更できるカウンタを用い、水平方
向の画像サイズ（＝横方向の画素の数）が２のｎ乗（ｎ
は自然数）の種々の画像サイズのアドレスを生成できる
装置を提供するものである。

【０００５】

【課題を解決するための手段】上記課題を解決するため
本発明は、図１に示すように画像メモリアドレス発生装
置において、最初に指定する画素のアドレスを保持する
初期画素アドリスレジタ２と、画像の水平方向のサイズ
を記憶する画像水平サイズ指定レジスタ１及び、このレ
ジスタの内容に応じたビットからカウントが可能でか
つ、初期画素アドレスレジスタ２で指定されたビットか
らＬＳＢの値のみをロ−ドすることが可能なカウンタを
設けたものである。

【０００６】

【作用】本発明では、画像水平サイズ指定レジスタを設
け、アドレスカウンタを、このレジスタの内容に応じた
ビットからカウントすることを可能にしたことから、２
のｎ乗の画像サイズの種々の画像のアドレスが生成可能
となる。

【０００７】また、初期画素アドレスレジスタを設け、
これに指定された位置から画像水平サイズ指定レジスタ
で指定されたビット数分の値のみをアドレスカウンタに
ロ−ドできるようにしたことで、矩形領域の連続アドレ
ス生成を行うことが容易に出来る。

【０００８】

【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図１は、この発明の実施例を示すブロック
図である。画像水平サイズ指定レジスタ１は、対象とす
る画像の水平サイズを指定し、デ−タバスを通して外部
から設定可能なレジスタである。また初期画素アドレス
レジスタ２は、水平方向の連続アドレス生成、垂直方向
連続アドレス生成、及び矩形領域アドレス生成等の初期
アドレスを保持するレジスタであり、デ−タバスを通し
て外部から設定可能なようになっている。

【０００９】アドレスカウンタは、水平方向へのアドレ
スカウント、垂直方向へのアドレスカウント及び、その
制御を行い、垂直アドレスと水平アドレスを出力する。
画像水平サイズ指定レジスタ１の値及び、初期画素アド
レスレジスタ２の値は、アドレスカウンタ３に出力さ
れ、アドレス生成制御に使用される。

【００１０】図２は、このアドレスカウンタの構成例
で、１ビット分を詳細に示した図である。この例では、
カウンタは、非同期式で構成され、図２の構成を従続に
接続することにより、任意のビット数のカウンタを構成
する。セレクタ２１はフリップフロップ２４の入力とし
て前段のカウンタの出力か或いは、垂直カウントクロッ
クＶＣＬＫｎのどちらかを選択する。選択信号ＳＥＬｎ
は、後述の制御回路により生成され、垂直アドレスのＬ
ＳＢを示すビットに対応するビット以外は、前段からの
出力を選択するようにする。

【００１１】ＮＡＮＤ回路２２及び２３は、初期画素ア
ドレスレジスタ２の対応するビットをカウンタに設定す
るための論理であり、入力信号ＤＡＴＡｎは、初期画素
アドレスレジスタ２に接続される。また入力信号ＬＯＡ
Ｄｎは、初期画素アドレスレジスタ２のうちどのビット
をアドレスカウンタに設定するかを決定する信号であ
り、後述する制御回路により生成される。Ｔ型フリップ
フロップ２４の出力は、アドレスカウンタの後段に接続
されるとともに、画像メモリアドレスとして使われる。

【００１２】図３は、垂直カウンタクロックＶＣＬＫｎ
及び、選択信号ＳＥＬｎを生成するための構成例を示す
ブロック図である。垂直／水平指定信号は、アドレスカ
ウンタの水平アドレスか或いは、垂直アドレスのどちら
のアドレスをカウントするかを選択する信号であり、デ
コ−ダ３１に接続される。デコ−ダ３１は、画像水平サ
イズ指定レジスタ１の内容をデコ−ドし、選択ＳＥＬｎ
を作成する。

【００１３】水平／垂直指定信号が、水平アドレスカウ
ントを指定する場合は、ＶＣＬＫｎ記号をセレクタ２１
で選択する選択信号ＳＥＬｎを出力しない。デマルチプ
レクサ３２は、画像水平サイズ指定レジスタの内容に応
じて、アドレスカウントクロックをどのビットに出力す
るかを選択する。

【００１４】図４は、初期画素アドレスレジスタ２のど
のビットをアドレスカウンタ３に設定するかを指定する
制御部のブロック図である。カウンタ設定幅制御部４１
は、カウンタ設定信号が入力された場合に、画像水平サ
イズ指定レジスタ１の内容により、カウンタロ−ド信号
ＬＯＡＤｎを出力する制御部である。入力が３ビットの
場合の真理値表を図５に示す。即ち、出力信号のＬＳＢ
の値のビット数分の信号をイネ−ブルにする。

【００１５】以上の構成の画像メモリ用アドレス発成装
置を画像装置に使用した場合の動作について以下に記
す。図６は、本発明の対象となる画像の水平方向と垂直
方向のアドレスを画像サイズが５１２×５１２の場合に
ついて示したものである。図７は、画素と実際のメモリ
のアドレスの対応を示したものである。まず、画像水平
サイズ指定レジスタ１に、画像の水平方向のサイズ（５
１２＝２の９乗）のべき乗数＋１を設定する。画像の水
平方向のサイズが５１２の場合は、１０（＝９＋１）を
設定する。初期画素アドレスレジスタ２に、最初に参照
する画素のメモリアドレスを設定する。

【００１６】次に、それぞれの画素アドレスの発生方法
を以下に記す。 （１）水平方向の連続アドレス生成を行う場合 指定した画素のすぐ右の画素を連続的にアクセスする場
合である。この場合は、垂直／水平指定の水平を選択す
るようにし、アドレスカウントクロックを与える。この
場合カウンタの動作は、カウンタのＬＳＢから順にカウ
ントする。

【００１７】（２）垂直方向の連続アドレス生成を行う
場合 指定した画素のすぐ下の画素を連続的にアクセスする場
合である。この場合は、垂直／水平指定を垂直を選択す
るようにし、アドレスカウントクロックを与える。この
場合のカウンタの動作は、アドレスカウンタ３の画像水
平サイズ指定レジスタ１で指定されたビットから順にカ
ウントする。

【００１８】（３）矩形領域の連続アドレス生成を行う
場合 まず、矩形領域の列数分回数の水平方向の連続アドレス
を（１）の方法で生成する。次にカウンタ設定信号をイ
ネ−ブルにすると、初期画素アドレスレジスタ２で指定
された位置から画像水平サイズ分のビット分のみの値が
アドレスカウンタ３にロ−ドされる。次に垂直方向のア
ドレスカウントを（２）の方法で行う。このことによ
り、アドレスカウンタ３の示す値は、矩形領域の上から
２番目の行の左端の画素のアドレスになる。これを矩形
領域の行数分だけ繰り返すことにより、矩形領域の画素
のアクセスができる。

【００１９】画像水平サイズが５１２、初期画素アドレ
ス値が１６進数で６７３（＝１０進数で１６５１）の場
合についてアドレスの指定する様子を示す。最初の画素
の座標は１０進数で、（１１５，３）である。矩形領域
の大きさを１５×１５とすると、まず、水平方向に座標
（１２９，３）まで連続アクセスを行う。次にカウンタ
の下位９ビット（＝水平アドレス用）に初期画素アドレ
スレジスタの下位９ビットの値をロ−ドする。これによ
りアドレスは６７３に戻り、この後、上位９ビット（＝
垂直アドレス用）をカウントすることにより座標（１２
９，４）の画素のアドレスを生成できる。

【００２０】

【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。画像メモリ用ア
ドレス発生装置の水平と垂直のアドレスをカウントする
カウンタのビット数を変更できるようにしたので、水平
方向の画像サイズが２のｎ乗（ｎは自然数）のいずれの
場合にも、水平方向、垂直方向への連続アドレス発生、
及び矩形領域のアドレス発生が、アドレス発生装置への
指定やアドレス発生装置以外でなされるアドレス計算及
び、アドレス発生装置への制御が最小ですむので、複数
の画像サイズを取り扱う汎用の画像処理システムに適用
できる。

【図面の簡単な説明】

【図１】本発明の画像メモリ用アドレス発生装置の概略
構成を示すブロック図である。

【図２】アドレスカウンタの１ビット分の構成を示す図
である。

【図３】垂直カウント制御部の構成を示す図である。

【図４】カウンタ設定制御部の構成を示す図である。

【図５】カウンタ設定幅制御部の真理値表を示す図であ
る。

【図６】画像の水平、垂直アドレスを示す図である。

【図７】画素の座標とメモリアドレスの対応を示す図で
ある。

【図８】従来の画像メモリ用アドレス発生装置のブロッ
ク図である。

【符号の説明】

１ 画像水平サイズ指定レジスタ ２ 初期画素アドレスレジスタ ３ アドレスカウンタ ２１ セレクタ ２２ ＮＡＮＤ回路 ２３ ＮＡＮＤ回路 ２４ Ｔ型フリップフロップ ３１ デコ−ダ ３２ デマルチプレクサ ４１ カウンタ設定幅制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 垂直アドレス、水平アドレスを生成する
   アドレスカウンタと、対象画像の水平サイズを指定する
   画像水平サイズ指定レジスタと、画素の最初の位置を保
   存する初期画素アドレスレジスタを具備する画像メモリ
   用アドレス発生装置において、 画像の水平方向のサイズを指定する画像水平サイズ指定
   レジスタと、このレジスタの内容により、アドレスカウ
   ンタのカウントクロックの入力のビット位置を変更可能
   にすることにより、画像の水平方向のサイズを変更でき
   るようにしたアドレスカウンタを設けたことを特徴とす
   る画像メモリ用アドレス発成装置。
2. 【請求項２】 前記、画像水平サイズ指定レジスタと、
   任意のビット位置からのカウントが可能なアドレスカウ
   ンタに加え、最初の画素のアドレスを格納する初期画素
   アドレスレジスタを設け、初期画素アドレスレジスタの
   うち、最下位ビット（ＬＳＢ）から画像水平サイズ指定
   レジスタで指定されたビット数分の値のみをアドレスカ
   ウンタにロ−ドできるようにしたことを特徴とする請求
   項１記載の画像メモリ用アドレス発成装置。