KR920003277B1 - 비디오 ram의 패닝 제어 방법 - Google Patents

Abstract

내용 없음.

Description

비디오 RAM의 패닝 제어 방법

제1도는 그래픽 시스템의 그래픽 제어부분의 개략 블록도.

제2도는 기본적인 스크린 메모리의 구성도.

제3도는 본 발명에 따른 방법을 실행하는 패닝 제어 회로의 블록도.

제4도는 사용자 화면의 패닝 이동 과정을 평면적으로 도시하는 설명도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 그래픽 시스템 프로세서 15 : 패닝 제어회로

14 : 비디오 RAM 24 : 디코우더

25, 26, 27, 28 : 래치회로

본 발명은 워크스테이션 및 퍼스널 컴퓨터에서의 2차원 그래픽, 3차원 그래픽 등의 영상 처리를 구현하는 그래픽스 콘트롤러에 관한 것으로, 특히 비디오 RAM의 효율적 사용을 위한 패닝(panning) 제어방법에 관한 것이다.

현재 워크스테이션, 퍼스널 컴퓨터등에서 그래픽을 구현할때 보다 선명하고 고질의 화상을 얻기 위하여 고해상도를 추구하고 있다. 고해상도란 디스플레이 화면 상에서 수평(Horizontal : H)과 수직(Vertical : V) 관계가 보통 800(H)×600(V)이상의 해상도를 갖는 것을 말하는 것으로, 시스템내에서는 상기와 대응적으로 스크린 메모리를 구성하게 된다.

영상 처리 시스템은 스크린 메모리(또는 프레임 버퍼)상에 수메가바이트의 비디오 메모리를 가질 수 있는데, 이러한 스크린 메모리를 구성하는 방식은 통상 비디오 메모리(RAM)의 구성상 화면에 해상도, 비디오 RAM의 용량, 데이타 버스의 비트수에 따라 결정된다.

이러한 구성에 있어서, 화면의 해상도와 수평방향의 비디오 RAM의 용량이 서로 일치하지 않는 경우(대개의 경우 일치하지 않음), 즉 제2도에서와 같이, 화면의 해상도가 800(H)×600(V)이고, 4비트 플레인, 16비트의 데이타 버스 구조로 스크린 메모리를 구성하기 위해서는, 사실상 이때 실제로 디스플레이되는 것이 한 프레임의 지면 뿐 일지라도, 비디오 RAM의 특성상 최소한 1024(H)×1024(V)의 메모리를 구성하여야 한다.

그러므로, 제4도에서와 같이, 수직방향의 오프스크린 메모리 424(H)×800(V)와, 수평방향의 오프 스크린 메모리 1024×224(V)가 존재하게 된다. 통상적으로, 비디오 메모리 용량의 한 프레임의 지면분량을 온스크린(ON SCREEN)메모리라 칭하며, 그 나머지 분량을 오프 스크린(OFF SCREEN)메모리라 칭하고 있다.

상기 오프 스크린 메모리는 두 영상들간의 연산 속도를 높이기 위해 여러개의 영상들을 보관하거나 빠른 패닝 및 스크롤 기능을 위해 디스플레이보다 더 큰 영상들을 저장하는데 사용한다. 또한 이 메모리는 연속적인 영상을 구성할 많은 소형영상들(이런 영상들은 대개 프레임 디스플레이 보다 작다)을 저장하는데 사용된다. 이러한 영상을 확대하거나, 영상 데이타를 패닝 및 스크롤 시킴으로써 영상 소스가 움직이는 효과를 낼 수 있다.

이를 위하여 기존의 시스템에서는 대용량의 하드디스크내에 한 프레임 영상과 대응하는 비디오 RAM의 데이타를 기억시키고 이를 패닝 및 스크롤 처리한 후 다시 비디오 RAM으로 반송하여 디스플레이상에 재현하는 과정으로 수행되었다.

상기 과정은 하드 디스크와의 억세스 시간이 상당히 소요되며, 또한 점멸(filcker)현상을 야기시켜 사용자에게 불편을 주는 문제도 있었다.

또한, 상기 과정중, 수직 방향으로 스크롤은 일반적으로 그래픽스 프로세서에서 레지스터 레벨에서 제어가 가능하며 수평 방향으로의 패닝은 32비트단위로만 레지스터 레벨에서 가능하기 때문에, 래스터 그래픽스의 기본단위인 픽셀을 구성하는 비트 수가 상기 32비트보다 작을때는, 예로 4비트 또는 8비트 일때, 픽셀 단위로 수평방향으로의 패닝이 불가능하였다. 그리하여 스므스패닝 및 오프 스크린 메모리에 있는 영상을 픽셀 단위로는 사용자가 볼 수 없었다.

따라서 사용자는 화면의 해상도 보다 큰 스크린 메모리를 하드웨어적으로 갖고 있으면서도 상기와 같은 문제 때문에 사용할 수 없었다.

따라서 본 발명은 상기 문제점을 극복하기 위하여 발명된 것으로, 그 목적으로 하는 바는 비디오 회로에서 픽셀단위로 패닝 제어하는 제어회로를 구성하여 사용자가 수평 방향으로 패닝을 원할때 소프트웨어적으로 1픽셀, 또는 2픽셀 등의 임의 단위로, 또는 1/60초속도의 배수 단위로 제어하여 비디오 RAM의 효율적 사용을 제공하는 것이다.

본 발명은, 상기 목적을 달성하기 위하여, 수직 공백 기간 동안 본 발명에 따른 제어 회로로 입력되는 데이타 값을 순차적으로 증가 또는 감소시킴으로써 수평 방향의 좌/우 패닝을 제어한다. 상기 입력되는 데이타 값의 증가 또는 감소하는 크기에 따라 패닝하는 픽셀 수가 결정되게 한 것으로, 데이타 값이 1씩 증가하면 1픽셀씩 패닝하고, 2씩 증가하면, 2픽셀씩 등으로 패닝하도록 구성된다.

이하 본 발명은 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

제1도는 통상적인 컴퓨터내의 그래픽 제어부분만을 도시한 것으로, (10)은 그래픽 시스템 프로세서(GSP)로서, 디스플레이와 일 대 이를 대응하는 데이타를 데이타 버스를 통해 비디오 RAM으로 입력시키고 이 데이타를 디스플레이로 출력시켜 그래픽 처리를 수행한다. 디코우더(11)는 상기 GSP(10)에서 출력되는 제어신호를 디코우더하여 동 도면에서와 같은 각각의 부분을 선택한다. ROM 및 RAM(12 및 13)은 각기 그래픽 시스템의 메모리 수단이다. 비디오 RAM(14)은 CRT 디스플레이(18)와 일 대 일 대응하는 한 프레임의 데이타를 기억하고 있다. 상기 데이타는 비트 맵 방식으로 이 비디오 RMA(14)에 기억되어 있으며, 하나의 픽셀(pixel)당 4비트 또는 8비트로 구성된다. 상기 비디오 RAM(14)의 데이타는 어떠한 제어 회로의 제어하에 32비트씩 출력된다. 상기 비디오 RAM(14)에서 출력된 데이타는 래치 회로(16)를 통하여 컬러 파렛트(17)로 인가된다. 이 파렛트(17)는 CRT디스플레이에 영상을 처리할 때 R(Red)성분, G(Green)성분, 및 B(Blue)성분의 색상들이 겹쳐서 여러가지의 컬러를 발생할 수 있다. (15)는 본 발명을 실행하는 패닝 제어 회로이다.

제2도는 메모리내의 데이타가 패닝하는 과정을 설명하는데 있어서 기본적인 화면 메모리를, 예로, 256K비트의 비디오 RAM을 사용하여 해상도가 1024(H)×1024(V)의 256컬러를 갖는 메모리 구성을 도시한 것이다.

제3도는 제1도의 패닝 제어회로(15)를 상세히 도시한 일실시예의 상세 회로도로서 GSP(10)로부터 데이타버스(DB0 내지 DB2)를 통하여 전달되는 제어 신호를 일시 래치하는 래치회로(21)와, 상기 래치회로의 출력을 수신하여 카운트하는 카운터(22)와, 상기 카운터(22)의 출력을 선별 출력하는 멀티플렉서(23)와, 상기 멀티플렉서의 출력을 디코우드하는 디코우더(24)와, 비디오 RAM(14)에서 출력된 비디오 데이타를 일시 래치하며 상기 디코우터(24)의 출력에 의해 인에이블될때 그 래치된 데이타를 각기 출력하는 4개의 래치회로(25, 26, 27 및 28)(제1도의(16))로 구성된다.

이제, 제3도 및 제4도를 참조하여 상기와 같이 구성된 제어회로에 대한 페닝 제어 방법을 설명하면 다음과 같다.

먼저 래치회로(21)를 데이타 버스(DB0 내지 DB2)를 통한 데이타를 이용하여 초기화시킨다. 이 작업은 본 발명에 따른 제어회로가 통상적인 동작을 수행하게 하는 것이다.

그 다음에 소프트웨어적으로 비디오 시간에 대한 제리스터 값을 초기화시키므로써 비디오 RAM(14)의 초기 위치를 세팅시킨다. 비디오 RAM(14)은 GSP(10)에서 출력되는 어드레스 신호에 의해 해당하는 비디오 데이타를 CRT디스플레이(18)로 출력할 것이다.

통상적으로, 비디오 RAM(14)의 32비트 데이타가 수평 공백기간 동안 비디오 RAM(14)내의 시프트 레지스터로(도시안됨) 순차적으로 이동되어지며, 그 이동된 데이타를 8비트씩 래치회로(25 내지 28)에 각기 입력된다.

이때 사용자가 패닝을 원한다면 데이타 라인(DB0 내지 DB2)의 2진 데이타값을 증가시켜 래치회로(21)로 입력시킨다. 상기 데이타값은 패닝 가능한 픽셀의 수와 대응한다.

그 결과, 상기 데이타값에 따라 카운터(22)의 출력이 변하게 되고 차례로 멀티플렉서(23)와 디코우더(24)의 출력 순서도 변하게 된다. 따라서 상기 디코우더(24)는 변화된 인에이블 신호를 래치회로(25 내지 28)의 출력 인에이블 단자(

)로 출력하게 되며, 비디오 RAM(14)으로부터 래치된 비디오데이타는 변화된 순서대로 컬러 파렛트(17)로 출력된다. 또다시 수직 공백 기간동안 이동을 원하는 픽셀 수 만큼 데이타 값을 증가시키게 되면 마찬가지로 상기와 같은 과정이 반복되어 래치회로(25 내지 28)에서 출력되는 비디오 데이타의 순서가 또한 바뀐다. 즉, 디코우더(24)에 의해 출력 인에이블되는 래치회로(25 내지 28)는 사용자가 데이타 라인(DB0 내지 DB2)를 통한 데이타값을 증가시킴에 따라 래치회로의 출력순서는 순차적으로 (25)에서 (26), (26)에서 (27), ㆍㆍㆍ으로 변화된다.

이동되는 픽셀수가 32비트가 될때, 즉 래치회로(28)의 비디오 데이타가 마지막으로 출력되는 상황일때 비디오 RAM(14)의 레지스터 값을 조정하여 새로운 위치로 어드레스 조정이 이루어진다. 이는 소프트웨어적으로 가능한 것으로 비디오 RAM(14)의 열어드레스가 증가될 것이다.

이때 사용자가 스므스 패닝을 원할때 픽셀 수의 증가는 한번에 32비트를 초과하지 않은 범위내에서 이루어지는 것이 바람직하다.

제4도는 이러한 비디오 RAM(14)의 어드레스 조정을 평면적으로 도시한 것이로, 디스플레이(18)상에는 온스크린 영역의 일상

로부터 오프 스크린 영상의 상기 화상 1보다 적은 데이타로 이루어진 영상

로 패닝되는 것으로 보여질 것이다.

스크린 메모리의 수평 방향의 크기만큼 최대한의 오프 스크린 영역까지 비디오 RAM의 데이타가 수평 공백기간 동안 비디오 RMA내의 시프트 레지스터로 이동되는 과정부터 열어드레스 증가 과정까지 반복하므로써 오프 스크린 영역의 화상까지도 재현시킬 수 있다.

상기 과정은 수평방향의 우측 방향으로 이동과정을 설명하였지만 좌측방향으로의 이동과정은 데이타 값의 증가 대신 감소의 값을 취하면 가능할 것이다.

또한 상기 패닝의 속도 또는 크기를 조절하기 위해서는 제3도의 (21)의 (DB0 내지 DB2)의 증가값의 크기, 컬럼 어드레스의 증가, 감속폭을 조절하므로써 가능할 것이다.

Claims (2)

1. 그래픽 시스템 프로세서(10)와; CRT디스플레이(28)상에 재현되는 영상과 일 대 일 대응하는 한 프레임의 비디오 데이타가 비디오 시간에 대하여 그 내부의 초기화된 레지스터에 의해 어드레스 지정되어 기억되어 있는 비디오 RAM(14)과; 상기 그래픽 시스템 프로세서(10)로부터 데이타 버스(DB0 내지 DB2)를 통하여 전달되는 제어 신호를 일시 래치하는 래치회로(21)와; 상기 래치회로(21)의 출력을 수신하여 카운트하는 카운터(22)와; 상기 카운터(22)의 출력하는 선별 출력하는 멀티플렉서(23)와; 상기 멀티플렉서(23)의 출력에 따라 디코우드된 신호를 출력하는 디코우더(24)와; 비디오 RAM(14)에서 출력되는 비디오 데이타를 일시 기억하며 상기 디코우더(24)의 출력에 의해 인에이블되어 래치된 데이타를 각기 출력하는 래치회로(25, 26, 27 및 28)와; 상기 래치회로(25 내지 28)로부터 인가되는 비디오 데이타를 조합하여 상기 모니터(18)상에 컬러 영상을 제공하는 컬러 파렛트(17)를 포함하는 그래픽 시스템에 있어서, 상기 비디오 RAM(14)내의 오프 스크린 영역에 기억되어 있는 제2의 영상을 원하는 픽셀 수대로 수평방향으로 패닝시키기 위하여, 상기 데이타 버스(DB0 내지 DB2)를 통해 래치회로(21)로 입력되는 2진 제어 신호를 조절하여 상기 디코우터(24)에 의해 순차적으로 인에이블되는 상기 각각의 래치회로(25 내지 28)로부터 파렛트(17)로 인가되는 영상 데이타의 출력 순서를 변하게 한 비디오 RAM의 패닝 제어 방법.
2. 제1항에 있어서, 상기 패닝되는 픽셀수는 상기 제어신호의 증가 및 감소 값에 대응하는 비디오 RAM의 패닝 제어방법.

Images