JPH02187874A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH02187874A JPH02187874A JP801689A JP801689A JPH02187874A JP H02187874 A JPH02187874 A JP H02187874A JP 801689 A JP801689 A JP 801689A JP 801689 A JP801689 A JP 801689A JP H02187874 A JPH02187874 A JP H02187874A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- numbering
- bit
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は連結成分付番回路を有する画像処理装置に関す
る。
る。
〔従来の技術］
番号認識等に用いられる画像処理装置の中で、連結成分
付番処理は２値化された画像の連結成分の抽出に用いら
れている。画像処理装置では、この連結成分付番処理に
よって同一の付番がされた連続画素に対してそれぞれパ
ターン認識を７行い車両番号等を判定している。
付番処理は２値化された画像の連結成分の抽出に用いら
れている。画像処理装置では、この連結成分付番処理に
よって同一の付番がされた連続画素に対してそれぞれパ
ターン認識を７行い車両番号等を判定している。
第６図は、従来技術におけるパイプライン演算型画像処
理装置の一例を示す図である。
理装置の一例を示す図である。
第６図において、カメラ１０１により撮像された画像は
、Ａ／Ｄ変換器１０２で、ディジタルは号に変換され、
画像メモリ１に書込まれる。
、Ａ／Ｄ変換器１０２で、ディジタルは号に変換され、
画像メモリ１に書込まれる。
画像メモリ１に書込まれた画像データは、シ［算機２の
指令により、順次読出され演算器Ａ３によって種々の画
像処理を施された後、再び画像メモリ１に書込まれる。
指令により、順次読出され演算器Ａ３によって種々の画
像処理を施された後、再び画像メモリ１に書込まれる。
処理された画像は、Ｄ／Ａ変換器１０３でアナログの映
像信号に変換され、モニタテレビ１０４に表示される。
像信号に変換され、モニタテレビ１０４に表示される。
ここで、計算機２は、装置のｎｒＵ御及び、ａ″！５器
八３ではできない処理を行う。
八３ではできない処理を行う。
以上の様な、バイブライン演算型画像処理装置で、前述
の連結成分付番処理を行う時、従来は、まず第７図に示
す様なラン長変換回路を用いて、画像のラン長変換を行
った。
の連結成分付番処理を行う時、従来は、まず第７図に示
す様なラン長変換回路を用いて、画像のラン長変換を行
った。
ここで、ラン長変換とは、第７図に示す様に、画像メモ
リ１内のデータを横方向に読出し、各行毎に、対象画像
Ａ（濃度Ｄ）の領域の始点の座標と、その長さに変換す
ることを言う。第７図では、１つ目のランは（１１＋
Ｊ＋＋ Ｎ＋）、２つ目のランは（１２１Ｊｌ ｒ
Ｎ２ ）＋ ｎ個目のランは（１＋ ＊ Ｊａ
＋ Ｎｎ ）となる。
リ１内のデータを横方向に読出し、各行毎に、対象画像
Ａ（濃度Ｄ）の領域の始点の座標と、その長さに変換す
ることを言う。第７図では、１つ目のランは（１１＋
Ｊ＋＋ Ｎ＋）、２つ目のランは（１２１Ｊｌ ｒ
Ｎ２ ）＋ ｎ個目のランは（１＋ ＊ Ｊａ
＋ Ｎｎ ）となる。
第８図の回路では、バイブラインを流れるデータ、演算
器Ａ３の出力は、比較回路１０６に人力され、ここで、
濃度指定レジスタ１０７の値と比較されて、そのデータ
が、対象画像のデータであるか判断される。
器Ａ３の出力は、比較回路１０６に人力され、ここで、
濃度指定レジスタ１０７の値と比較されて、そのデータ
が、対象画像のデータであるか判断される。
入力されたデータが対象画像のデータであると判断され
ると、比較回路１０６の出力が“Ｌ“から“Ｈ”となり
、第１のカウンタ１０８が、クロックのパルス数を計数
し始める。ここで、クロックとは、画像データが１つ入
力される毎に、１つパルスが出る様に同期している。
ると、比較回路１０６の出力が“Ｌ“から“Ｈ”となり
、第１のカウンタ１０８が、クロックのパルス数を計数
し始める。ここで、クロックとは、画像データが１つ入
力される毎に、１つパルスが出る様に同期している。
この時までに、第２のカウンタ１０９では、画像データ
の転送が始まる時にリセットされた後１行分の画像デー
タを転送している間は“Ｈ”、改行期間中は“Ｌ″とな
る画像有効信号１１０の数を計数しており、入力される
画像データの縦方向の座頭ｊ。を示す。
の転送が始まる時にリセットされた後１行分の画像デー
タを転送している間は“Ｈ”、改行期間中は“Ｌ″とな
る画像有効信号１１０の数を計数しており、入力される
画像データの縦方向の座頭ｊ。を示す。
又、第３のカウンタ１１１では、画像有効信号１１０の
′Ｌ°でリセットされた後、クロック１１２のパルス数
を計数しており、入力される画像データの横方向の座頭
ｉ、を示す。
′Ｌ°でリセットされた後、クロック１１２のパルス数
を計数しており、入力される画像データの横方向の座頭
ｉ、を示す。
比較回路１０６の出力“Ｌ”から“Ｈ″に変化すると、
メモリ制御回路１１３は、第２のカウンタ１０９のデー
タと、第３のカウンタ１１１のデータ、即ち、ランの始
点の座標をラン結果メモリ１１４に書込む。
メモリ制御回路１１３は、第２のカウンタ１０９のデー
タと、第３のカウンタ１１１のデータ、即ち、ランの始
点の座標をラン結果メモリ１１４に書込む。
次に、人力される画像データが、対象画像領域から外れ
ると、第１のカウンタ１０８は計数を停止し、同時に、
メモリ制御回路１１３は、ラン結果メモリ１１４に、そ
のデータ、即ち、ランの長さを書込む。その後、第１の
カウンタ１０８は、リセットされる。
ると、第１のカウンタ１０８は計数を停止し、同時に、
メモリ制御回路１１３は、ラン結果メモリ１１４に、そ
のデータ、即ち、ランの長さを書込む。その後、第１の
カウンタ１０８は、リセットされる。
以上の動作を、全画像データに対して行うことにより、
画像のラン長変換が実施される。
画像のラン長変換が実施される。
連結成分付番処理を行う時には、この後計算機２がラン
結果メモリ１１４の内容を参照して、ソフトウェアにて
、連続する濃度りの画素に対して同一番号を付番してい
た。
結果メモリ１１４の内容を参照して、ソフトウェアにて
、連続する濃度りの画素に対して同一番号を付番してい
た。
上記の処理の結果、第５図に示すような画像の場合、対
象画像Ｂ １９を構成する画素に対しては“１°が、ま
た、対象画素Ｃ２０を構成する画素に対しては“２″が
付番される。
象画像Ｂ １９を構成する画素に対しては“１°が、ま
た、対象画素Ｃ２０を構成する画素に対しては“２″が
付番される。
［発明が解決しようとする課題］
前述の従来技術においては、画像データのラン長変換ま
では、専用のハードウェアで行う為、高速であるが、そ
の後、連結成分付番処理はソフトウェアで行わなければ
ならない為、多大な処理時間を要するとう問題があった
。
では、専用のハードウェアで行う為、高速であるが、そ
の後、連結成分付番処理はソフトウェアで行わなければ
ならない為、多大な処理時間を要するとう問題があった
。
本発明の課題は、上記従来の問題点を解消することがで
きる画像処理装置を提供することである。
きる画像処理装置を提供することである。
［課題を解決するための手段］
本発明による画像処理装置は、バイブライン演算型画像
処理を行う画像処理装置において、パイプラインを流れ
るデータに対して着目するビット（ｂｉｔ）を選択する
回路と、着目したビットの１走査前すなわち１行前の着
目したビットを記憶し出力する回路と、新規付番時に参
照するカウンタと、１走査前に付番したデータを記憶し
出力する回路と、告口したビットの条件により付番デー
タを選択する回路と、選択された付番データを出力する
回路と、付番されたデータをパイプラインに戻す回路と
、連結情報を記憶するメモリとを具備してなることを特
徴とする。
処理を行う画像処理装置において、パイプラインを流れ
るデータに対して着目するビット（ｂｉｔ）を選択する
回路と、着目したビットの１走査前すなわち１行前の着
目したビットを記憶し出力する回路と、新規付番時に参
照するカウンタと、１走査前に付番したデータを記憶し
出力する回路と、告口したビットの条件により付番デー
タを選択する回路と、選択された付番データを出力する
回路と、付番されたデータをパイプラインに戻す回路と
、連結情報を記憶するメモリとを具備してなることを特
徴とする。
［作用］
本発明による画像処理装置は、上記のように構成されて
いるので、ラスクスキャン方式によってバイブライン上
を流れるデータに対して、ハードウェアで自動的に連結
を示す付番がなされそのデ−タが再びパイプライン上に
もどされることになる。又一部のデータは連結情報メモ
リに記憶される。
いるので、ラスクスキャン方式によってバイブライン上
を流れるデータに対して、ハードウェアで自動的に連結
を示す付番がなされそのデ−タが再びパイプライン上に
もどされることになる。又一部のデータは連結情報メモ
リに記憶される。
［実施例］
次に本発明の一実施例を第１図により説明する。
第１図において、画像メモリ１、計算機２、演算器Ａ３
、及び演算器Ｂ４はパイプライン演算型画像処理装置を
構成する一例であり、その他の回路が本発明により設け
られた回路である。
、及び演算器Ｂ４はパイプライン演算型画像処理装置を
構成する一例であり、その他の回路が本発明により設け
られた回路である。
第１図で、１は画像メモリで、画像の元データ、処理後
の画像データが記憶されている。２は計算機で、画像メ
モリ１のリードとライト及びパイプラインのコントロー
ルを行う。３は演算器Ａでバイブライン上を流れるデー
タに対して演算処理を行う。４は演算器Ｂで演算器Ａ３
とは異なった演算処理を行う。
の画像データが記憶されている。２は計算機で、画像メ
モリ１のリードとライト及びパイプラインのコントロー
ルを行う。３は演算器Ａでバイブライン上を流れるデー
タに対して演算処理を行う。４は演算器Ｂで演算器Ａ３
とは異なった演算処理を行う。
５は着目ビット選択回路で、バイブライン上を流れるデ
ータの着目したいビットを選択し出力する。６は着目ビ
ットラッチ回路Ａで、着目ビット選択回路うでｎ行目、
ｎ列目のデータが出力されている時ｎ−１行目、ｎ−１
列目の着目ビットデータを出力する。７は、着目ピット
ラッチ回路Ｂで着目ビット選択回路５でｎ行目、ｎ列目
のデータが出力されている時ｎ−１行目、ｎ列目の着目
ビットデータを出力する。８は着目ピットラッチ回路Ｃ
で着目ビット選択回路５でｎ行目、ｎ列目のデータが出
力されている時ｎ−１行目、ｎ＋１列目の着目ビットデ
ータが出力される。９は着目ビット出力回路で着目ビッ
ト選択回路５でｎ行目、ｎ列目のデータが出力されてい
る時ｎ行目、ｎ −１列１］の着目ビットデータすなわ
ち１つ前のデータを出力する。１０は付番データラッチ
回路Ａで着目ビット選択回路５でｎ行目、ｎ列目のデー
タが出力されている時ｎ−１行目、ｎ−１列目の着目ビ
ットデータに対して付けられた付番データを出力する。
ータの着目したいビットを選択し出力する。６は着目ビ
ットラッチ回路Ａで、着目ビット選択回路うでｎ行目、
ｎ列目のデータが出力されている時ｎ−１行目、ｎ−１
列目の着目ビットデータを出力する。７は、着目ピット
ラッチ回路Ｂで着目ビット選択回路５でｎ行目、ｎ列目
のデータが出力されている時ｎ−１行目、ｎ列目の着目
ビットデータを出力する。８は着目ピットラッチ回路Ｃ
で着目ビット選択回路５でｎ行目、ｎ列目のデータが出
力されている時ｎ−１行目、ｎ＋１列目の着目ビットデ
ータが出力される。９は着目ビット出力回路で着目ビッ
ト選択回路５でｎ行目、ｎ列目のデータが出力されてい
る時ｎ行目、ｎ −１列１］の着目ビットデータすなわ
ち１つ前のデータを出力する。１０は付番データラッチ
回路Ａで着目ビット選択回路５でｎ行目、ｎ列目のデー
タが出力されている時ｎ−１行目、ｎ−１列目の着目ビ
ットデータに対して付けられた付番データを出力する。
１１は付番データラッチ回路Ｂで着目ビット選択回路５
でｎ行目、ｎ列目のデータが出力されている時、ｎ−１
行目、ｎ列目の着目ビットデータに対して付けられた付
番データを出力する。１２は付番データラッチ回路Ｃで
着ｌ」ビット選択回路５でｎ行目、ｎ列目のデータが出
力されているり、７ ｎ −１行目、ｎ＋１列目の着目
ビットブタに対して付けられた付番データを出力する。
でｎ行目、ｎ列目のデータが出力されている時、ｎ−１
行目、ｎ列目の着目ビットデータに対して付けられた付
番データを出力する。１２は付番データラッチ回路Ｃで
着ｌ」ビット選択回路５でｎ行目、ｎ列目のデータが出
力されているり、７ ｎ −１行目、ｎ＋１列目の着目
ビットブタに対して付けられた付番データを出力する。
１３は選択データ出力回路で着目ビット選択回路５でｎ
行目、ｎ列目のデータが出力されている時ｎ行目、ｎ−
１列目の着目ビットデータに対して付けられた付番デー
タすなわち１つ前の付番データを出力する。１４は遅延
出力メモリで、着目ビット出力回路９と選択データ出力
回路１３より出力される着目ビットデータと付番データ
を一定期間の遅延を置いた後、着目ビットラッチ回路Ｃ
８と付番デークラッチ回路Ｃ１２に出力する。１５は付
番カウンタで、新規の番号を付番する時にそのカウンタ
の値を参照するとともに、カウンタ値を更新する。１６
は付番選択回路で石目ビット選択回路５、着目ビットラ
ッチ回路Ａ６、着目ピットラッチ回路Ｂ７、着目ピット
ラッチ回路Ｃ８及び着目ビット出力回路９から入力され
る着目ビットデータの条件により、付番データラッチ回
路Ａｌ０１付番デークラッチ回路Ｂｌｌ、付番ブタラッ
チ回路Ｃ１２、付番カウンタ１５及び選択データ出力回
路１３から入力される付番データのうち１つを選択して
選択データ出力回路１３へ出力する。１７はパイプライ
ン選択回路で連結成分付番回路が動作している時に付番
選択回路１６よりの付番データをバイブライン上に戻す
為のものである。１８は連結情報メモリで、付番選択回
路１６に人力される着目ビット選択回路５、着目ピット
ラッチ回路Ａ６、着目ビットラッチ回路Ｂ７、着１」ビ
ットラッチ回路Ｃ８及び着目ビット出力回路９よりの青
１ビットデータの条件により、付番データが書込まれる
。書込まれた付番データは計算機２が参照する。
行目、ｎ列目のデータが出力されている時ｎ行目、ｎ−
１列目の着目ビットデータに対して付けられた付番デー
タすなわち１つ前の付番データを出力する。１４は遅延
出力メモリで、着目ビット出力回路９と選択データ出力
回路１３より出力される着目ビットデータと付番データ
を一定期間の遅延を置いた後、着目ビットラッチ回路Ｃ
８と付番デークラッチ回路Ｃ１２に出力する。１５は付
番カウンタで、新規の番号を付番する時にそのカウンタ
の値を参照するとともに、カウンタ値を更新する。１６
は付番選択回路で石目ビット選択回路５、着目ビットラ
ッチ回路Ａ６、着目ピットラッチ回路Ｂ７、着目ピット
ラッチ回路Ｃ８及び着目ビット出力回路９から入力され
る着目ビットデータの条件により、付番データラッチ回
路Ａｌ０１付番デークラッチ回路Ｂｌｌ、付番ブタラッ
チ回路Ｃ１２、付番カウンタ１５及び選択データ出力回
路１３から入力される付番データのうち１つを選択して
選択データ出力回路１３へ出力する。１７はパイプライ
ン選択回路で連結成分付番回路が動作している時に付番
選択回路１６よりの付番データをバイブライン上に戻す
為のものである。１８は連結情報メモリで、付番選択回
路１６に人力される着目ビット選択回路５、着目ピット
ラッチ回路Ａ６、着目ビットラッチ回路Ｂ７、着１」ビ
ットラッチ回路Ｃ８及び着目ビット出力回路９よりの青
１ビットデータの条件により、付番データが書込まれる
。書込まれた付番データは計算機２が参照する。
上記のように構成された連結成分付番回路における回路
動作を第２図、第３図及び第５図にて説明する。第２図
は、水平方向データ数を２５６とした時の連結成分付番
回路タイムチャート、第３図は付番選択回路１６の真理
値表、第４図は着目ビットデータの一例を示すものであ
る。バイブライン上をライタスキャン方式によって流れ
る画像データを着目ビット選択回路５で処理をすると第
２図の着目ビット選択回路出力データで示されるタイミ
ングで着目ビットデータが出力される。
動作を第２図、第３図及び第５図にて説明する。第２図
は、水平方向データ数を２５６とした時の連結成分付番
回路タイムチャート、第３図は付番選択回路１６の真理
値表、第４図は着目ビットデータの一例を示すものであ
る。バイブライン上をライタスキャン方式によって流れ
る画像データを着目ビット選択回路５で処理をすると第
２図の着目ビット選択回路出力データで示されるタイミ
ングで着目ビットデータが出力される。
ここで第２図の行目ビット選択回路５の出力データでｎ
行目ｎ列目の着目とットデータが出力された時のタイミ
ングに注目すると、この時、着目ビットラッチ回路Ｃ８
からはｎ−１行目、ｎ−１列目の行目ビットデータが出
力されている。これは第４図のＤ１データに相当する。
行目ｎ列目の着目とットデータが出力された時のタイミ
ングに注目すると、この時、着目ビットラッチ回路Ｃ８
からはｎ−１行目、ｎ−１列目の行目ビットデータが出
力されている。これは第４図のＤ１データに相当する。
又、付番デークラッチ回路ＣＩ２よりは、ｎ−１行目、
ｎ−１列目が行目ビット選択回路５より出力された時に
付番された付番データが出力されている。同様に着目ピ
ットラッチ回路Ｂ７からは、ｎ−１行目、ｎ列目が着目
とットデータが出力されこれは第４図のＤｌに相当する
。又、付番デークラッチ回路Ｂｌｌよりはｎ−１行目、
ｎ列目が着目ビット選択回路５より出力された時に付番
された付番データが出力されている。同様に着目ピット
ラッチ回路Ａ６からはｎ−１行目、ｎ＋１列目の着目ビ
ットデータが出力され、これは第４図のＤｌに相当する
。又、付番データラッチ回路ＡＩＯよりはｎ−１行目、
ｎ＋１列目が行目ビット選択回路５より出力された時に
付番された付番データが出力されている。同様に着目ビ
ット出力回路９からはｎ行目、ｎ−１列目の着目ビット
データが出力され、これはＴ０ｎ図のＤ４に相当する。
ｎ−１列目が行目ビット選択回路５より出力された時に
付番された付番データが出力されている。同様に着目ピ
ットラッチ回路Ｂ７からは、ｎ−１行目、ｎ列目が着目
とットデータが出力されこれは第４図のＤｌに相当する
。又、付番デークラッチ回路Ｂｌｌよりはｎ−１行目、
ｎ列目が着目ビット選択回路５より出力された時に付番
された付番データが出力されている。同様に着目ピット
ラッチ回路Ａ６からはｎ−１行目、ｎ＋１列目の着目ビ
ットデータが出力され、これは第４図のＤｌに相当する
。又、付番データラッチ回路ＡＩＯよりはｎ−１行目、
ｎ＋１列目が行目ビット選択回路５より出力された時に
付番された付番データが出力されている。同様に着目ビ
ット出力回路９からはｎ行目、ｎ−１列目の着目ビット
データが出力され、これはＴ０ｎ図のＤ４に相当する。
又、選択データ出力回路よりはｎ行目、ｎ−１列目が着
目ビット選択回路より出力された時に付番された付番デ
ータか出力されている。上記に示すとうり各回路からデ
ータが出力されている状態で付番選択回路１６は、第３
図に示す真理値表に従って付番データを選択する。表中
、着目ビット選択回路５よりのデータが０の時は、付番
データを無条件に０にし付番無しの意味を持たせている
。この結果ｎ行目、ｎ列目に着目し、着目ビット−１と
いう条件時に付けられる付番データは、新規の付番カウ
ンタ値が第４図に示すＤ＋ 、Ｄｌ 、Ｄｌ 、Ｄ４に
対してすでに付番された付番データの１つが与えられる
。又、第３図で示す連結情報メモリ１８への書込み条件
が発生した時には付番データラッチ回路Ｃ１２よりの付
番データと付番選択回路１６からの付番データが連結情
報メモリ１８に書込まれる。これは第４図でり、とり、
に対してすでに異なった付番がされている条件時にｎ行
目ｎ列目に対して付番処理を実行しようとした結果、Ｄ
、の付番データとり、の付番データとはｎ行目ｎ列目に
よって連結されている。すなわちＤｌの付番データとＤ
ｌの付番データは異なっているが同じ付番がされている
ものとして処理しなければならないという意味を持つ。
目ビット選択回路より出力された時に付番された付番デ
ータか出力されている。上記に示すとうり各回路からデ
ータが出力されている状態で付番選択回路１６は、第３
図に示す真理値表に従って付番データを選択する。表中
、着目ビット選択回路５よりのデータが０の時は、付番
データを無条件に０にし付番無しの意味を持たせている
。この結果ｎ行目、ｎ列目に着目し、着目ビット−１と
いう条件時に付けられる付番データは、新規の付番カウ
ンタ値が第４図に示すＤ＋ 、Ｄｌ 、Ｄｌ 、Ｄ４に
対してすでに付番された付番データの１つが与えられる
。又、第３図で示す連結情報メモリ１８への書込み条件
が発生した時には付番データラッチ回路Ｃ１２よりの付
番データと付番選択回路１６からの付番データが連結情
報メモリ１８に書込まれる。これは第４図でり、とり、
に対してすでに異なった付番がされている条件時にｎ行
目ｎ列目に対して付番処理を実行しようとした結果、Ｄ
、の付番データとり、の付番データとはｎ行目ｎ列目に
よって連結されている。すなわちＤｌの付番データとＤ
ｌの付番データは異なっているが同じ付番がされている
ものとして処理しなければならないという意味を持つ。
上記に示した処理をラスクスキャン方式によって１行目
１列目、１行目２列目・・・の順に走査した結果と連結
情報メモリ１８の内容を参照することによって、データ
が連結している画像単位に別々の付番がされる。例えば
第５図に示す画像に対して連結成分付番回路によって付
番を実行すると対象画像Ｂを構成する画素に対しては付
番データ・・・１が対象画像Ｃを構成する画素に対して
は付番データ・・・２が与えられる。
１列目、１行目２列目・・・の順に走査した結果と連結
情報メモリ１８の内容を参照することによって、データ
が連結している画像単位に別々の付番がされる。例えば
第５図に示す画像に対して連結成分付番回路によって付
番を実行すると対象画像Ｂを構成する画素に対しては付
番データ・・・１が対象画像Ｃを構成する画素に対して
は付番データ・・・２が与えられる。
［発明の効果］
以上説明したように、本発明によれば、１回のパイプラ
イン演算により連結成分付番処理が完了し処理に要する
時間が大幅に短縮されることになる。
イン演算により連結成分付番処理が完了し処理に要する
時間が大幅に短縮されることになる。
第１図は、本発明の一実施例に係る画像処理装置の回路
ブロック図、第２図は本発明の一実施例における連結成
分付番回路のタイムチャート図、第３図は本発明の一実
施例における付番選択回路の真理値表を示す図、第４図
は本発明の一実施例の回路動作を説明する為の着目とッ
トデータの一例を示す図、第５図は本発明の一実施例の
回路動作を説明する為の画像データの一例を示す図、第
６図は、従来のパイプライン演算型画像処理装置を示す
ブロック図、第７図は、従来の技術によるラン長変換の
説明図、第８図は、従来の技術による外接四角形、検出
の為のラン長変換回路のブロック図である。 ５・・・着目ビット選択回路、６・・・着目ピットラッ
チ回路Ａ、７・・・着目ピットラッチ回路Ｂ１８・・・
行目ビットラッチ回路Ｃ，９・・・着目ビット出力回路
、１０・・・付番データラッチ回路Ａ、１１・・・付番
データラッチ回路Ｂ、１２・・・付番データラッチ回路
０１１３・・・選択データ出力回路、１４・・・遅延出
力メモリ、１５・・・付番カウンタ、１６・・・付番選
択回路、１７・・・パイプライン選択回路、１８・・・
連結情報メモリ。
ブロック図、第２図は本発明の一実施例における連結成
分付番回路のタイムチャート図、第３図は本発明の一実
施例における付番選択回路の真理値表を示す図、第４図
は本発明の一実施例の回路動作を説明する為の着目とッ
トデータの一例を示す図、第５図は本発明の一実施例の
回路動作を説明する為の画像データの一例を示す図、第
６図は、従来のパイプライン演算型画像処理装置を示す
ブロック図、第７図は、従来の技術によるラン長変換の
説明図、第８図は、従来の技術による外接四角形、検出
の為のラン長変換回路のブロック図である。 ５・・・着目ビット選択回路、６・・・着目ピットラッ
チ回路Ａ、７・・・着目ピットラッチ回路Ｂ１８・・・
行目ビットラッチ回路Ｃ，９・・・着目ビット出力回路
、１０・・・付番データラッチ回路Ａ、１１・・・付番
データラッチ回路Ｂ、１２・・・付番データラッチ回路
０１１３・・・選択データ出力回路、１４・・・遅延出
力メモリ、１５・・・付番カウンタ、１６・・・付番選
択回路、１７・・・パイプライン選択回路、１８・・・
連結情報メモリ。
Claims (1)
- パイプライン演算型画像処理を行う画像処理装置におい
て、パイプラインを流れるデータに対して着目するビッ
ト（ｂｉｔ）を選択する回路と、着目したビットの１走
査前すなわち１行前の着目したビットを記憶し出力する
回路と、新規付番時に参照するカウンタと、１走査前に
付番したデータを記憶し出力する回路と、着目したビッ
トの条件により付番データを選択する回路と、選択され
た付番データを出力する回路と、付番されたデータをパ
イプラインに戻す回路と、連結情報を記憶するメモリと
を具備してなることを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP801689A JPH02187874A (ja) | 1989-01-17 | 1989-01-17 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP801689A JPH02187874A (ja) | 1989-01-17 | 1989-01-17 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02187874A true JPH02187874A (ja) | 1990-07-24 |
Family
ID=11681549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP801689A Pending JPH02187874A (ja) | 1989-01-17 | 1989-01-17 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02187874A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830791A (ja) * | 1994-05-05 | 1996-02-02 | Jenoptik Technol Gmbh | 画像構造の認識方法及びその方法に使用する回路構成 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083177A (ja) * | 1983-10-13 | 1985-05-11 | Hitachi Ltd | ラベル付けプロセツサ |
| JPS63284685A (ja) * | 1987-05-15 | 1988-11-21 | Fujitsu Ltd | ラベル付け方法 |
-
1989
- 1989-01-17 JP JP801689A patent/JPH02187874A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083177A (ja) * | 1983-10-13 | 1985-05-11 | Hitachi Ltd | ラベル付けプロセツサ |
| JPS63284685A (ja) * | 1987-05-15 | 1988-11-21 | Fujitsu Ltd | ラベル付け方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830791A (ja) * | 1994-05-05 | 1996-02-02 | Jenoptik Technol Gmbh | 画像構造の認識方法及びその方法に使用する回路構成 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025854A (en) | Method and apparatus for high speed image acquisition | |
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| JPH11103407A (ja) | Ｃｃｄデータ画素補間回路およびこのｃｃｄデータ画素 補間回路を備えたデジタルスチルカメラ | |
| JPH02187874A (ja) | 画像処理装置 | |
| JPS63113776A (ja) | 画像の最大値，最小値変換回路 | |
| JPH06149985A (ja) | 画像情報の処理方式 | |
| US7453761B2 (en) | Method and system for low cost line buffer system design | |
| JP2653078B2 (ja) | 画像表示制御装置及びこれを具備する電子機器 | |
| JP4343484B2 (ja) | イメージデータ処理装置及び撮像システム | |
| JPH10326258A (ja) | データ演算システムおよび方法 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| RU1772806C (ru) | Устройство дл обработки изображений | |
| JP3097843B2 (ja) | 表示制御回路 | |
| JP2861053B2 (ja) | 画像処理装置 | |
| JP2000259812A (ja) | 高速画像処理方法及び装置 | |
| RU1783572C (ru) | Устройство дл вывода графической информации | |
| JPS6144318B2 (ja) | ||
| JPS61237132A (ja) | 画像処理装置 | |
| JP2659784B2 (ja) | 画像処理装置 | |
| JP2557043B2 (ja) | ビツトパタ−ン検出装置 | |
| JPH07105368A (ja) | 画像のラベリング方法および画像のラベリング装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPH04166992A (ja) | 画像縮小回路におけるメモリアクセス装置 | |
| JPH05334423A (ja) | 画像処理装置 |