JPS63284685A

JPS63284685A - ラベル付け方法

Info

Publication number: JPS63284685A
Application number: JP11982487A
Authority: JP
Inventors: Masahiko Sato; 雅彦佐藤; Tsugihito Maruyama; 次人丸山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-05-15
Filing date: 1987-05-15
Publication date: 1988-11-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕画像処理において、画像中の複数領域を分離づるラベル
付け処理時に、初期ラベル付け後の画像のデータに対し
、隣接画素との接続関係の検出とラベルの更新をビデオ
レートで必要回数行うことにより、簡単な回路でラベル
付けを行うようにしたものである。

〔産業上の利用分野〕

本発明は画像処理にお４Ｊるラベル付け方法の改良に関
するものである。

ラベル付け処理は、画像内にある複数の領域を分離する
だめの処理であり、製品の外観検査やロボットの視覚セ
ンサ等の画像処理分野に広範囲に応用されているが、そ
の回路は出来るだけ簡単なものであることが望ましい。

〔従来の技術］第８図は第一の従来例のラベル付け方法を説明する図で
ある。

第９図は第二の従来例のラベル付け方法を説明する図で
ある。

まず第一の従来例について説明する。

第８図（１）に示すように、最初に例えば各画素が゛）
″と０”の２値から成る入力画像の時系列のデータをメ
モリ　（図示しない）から読み出し、画像メモリ（ａ）
の左から右に、かつ上から丁に配列する。この画像メモ
リ（ａ）を、同図（２）に示すように、注目する画素に
対してその左及び上に隣接する画素■及び■を、その番
号順に優先してう・・、ル付けを行うマスクを用いて、
左から右に、かつ上から下に走査する。そして、例えば
１″′の画素に暫定的な初期ラベルを付加する。この際
、例えば、注目する画素の左あるいは上隣の画素か空白
の時（即ち、Ｉ”でない時）、注目している画素か“１
′′の時には、ラベル１の画素とは異なる画像を表すも
のとして、ラベル２をつける。

注目している画素と、左又は−ヒに隣接する画素が異な
る時には、■、■の順に優先して、■（又は■）画素の
ラベルを注目している画素につける。

この操作を繰り返し、更にラベル３．４．５等をつりる
。

次に、この画像に対して走査方向を９０°変えて、同様
にラベルの更新を行う。

そして更に走査方向を変えて上記操（Ｙを繰り返し、ラ
ベルの更新を行う。最後に、走査方向を変えてもラベル
に変化かない時、同図（ｄ）　に示ずように最終結果と
する。

次に第二の従来例について説明する。

第９図において、初期ラベル付け／接続関係検出部１に
おいて、入力画像のデータに対し左から右、かつ上から
下への１回の走査により、初期ラベル付？Ｊ、及び互い
に隣接するラベルの接続関係を検出する。次に、接続関
係整理部２において、上記の結果からラベルの接続関係
が重複している場合に、これを整理する。

次に、クラスクリング部３では、整理された接続関係に
基づいて初期ラベルの分類を行い、ラベル１．２．３、
−一−等の各領域に属するすべての初期ラベルを検出す
る。

最後にラベル更新部４において、初期ラベル付けを行っ
た画像メモリに対してもう一度走査をすることにより、
クラスタリングの結果に基づいて初期ラベルの更新を行
う。

〔発明が解決しようとする問題点〕

しかしながら上述のラベル付け方法において、第一の従
来例においては１．走査方向を９０”変える場合、通常
の画像プロセッサで使用されるマスクスキャンに対応し
た画像メモリのアクセス時に、走査方向を変更するたび
に特別にアドレスを生成しなければならず、ハードウェ
ア的に困難であるという問題点があった。

又、第二の従来例においては、接続関係整理部及びクラ
スタリング部での処理をソフトウェア的に行う場合には
時間がかかり、ハードウェア的に行う場合にはメモリを
多く必要とし、回路構成も複雑になり、回路規模か大き
くなるという問題点があった。

〔問題点を解決するための手段〕

上記問題点は第１図に示すように、画面の各画素を２値
のデータで表し、データを画面に対応して蓄積する記憶
装置を有する系において、所定の画素に隣接する画素に
対応するデータのラベルによって、所定の画素のデータ
の初期ラベル付けを行う初期ラベル付け手段５００と、
初期ラベル付り手段５００の出力に接続され、所定の画
素に対応ずるデータにつｉＪたラベルと、所定の画素に
対応するデータに隣接する画素に対応するデータにつり
たラベルとの接続関係を検出する接続関係検出手段６０
０と、接続関係検出手段６００に接続され、所定の画素
に対応するデータにつけたラベルと、隣接する画素に対
応するデータにつけたラベルとの接続関係の終了を判定
する終了判定手段７００と、終了判定手段７００に接続
され、所定の画素に対応するデータにつけたラベルの書
き替えを行うラベル更新手段８００とを有し、初期ラベ
ル付けを行った後、ラベルの接続関係を調べ、ラベルの
書き替えを所定の回数行うことにより、画面内の連続し
た画素に対応するデータをそれぞれ意味のある画像のデ
ータとして分離する本発明のラベル付け方法によって解
決される。

〔作用〕

第１図において、入力の２値画像のデータに対し初期ラ
ベル付け手段５００で、隣接する画素に対応するデータ
のラベルの有無に基づいて初期ラベル付けを行う。

次に、初期ラベル付けを行った画素に対応するデータに
対し、接続関係検出手段６００により、所定の画素に対
応するデータのラベルと、上及び右上に隣接する画素に
対応するデータのラベルとの接続関係を検出する。

この検出結果にしたがって、ラベル更新手段８００にお
いて画素に対応するデータの書き替えを行う。

この結果、所定の画素とその上、又は右−りの画素のラ
ベルが異なっている場合には、所定の画素のラベルが上
、又は右上のラベルで置き替わることになる。この処理
を繰り返ずことによりラベル付けを行うことが出来る。

最後に、終了判定手段７００で、接続関係検出手段６０
０において接続関係の検出がなくなった場合、ラベル付
け処理は完了したものとして全処理を終了する。

〔実施例〕

第２図は本発明の詳細な説明するフローチャートである
。

第３図は実施例で使用される初期ラベル付け部での動作
を説明する図である。

第４図は実施例で使用される接続関係検出部での動作を
説明する図である。

第５図は本発明の実施例により得られる結果を説明する
図である。

第６図は実施例で使用される初期ラベル付け回路図であ
る。

第７図は実施例で使用される接続関係検出／ラベル更新
回路図である。

全図を通じて同一符号は同一対象物を示す。

第２図に示す初期ラベル付け部５においては、第３図（
ａ）に示す初期ラベルマスク９を、第５図（ａ）に示す
画面に対応する画像メモリの左上よりマスクスキャンし
、ラベル付け演算論理表１０（以下表１０と称する）に
基づき入力画像に対し初期ラベル付けを行う。この初期
ラベルマスク９において、Ｘは注目画素を示し、Ａ−Ｄ
はその周囲の画素を示す。この初期ラベルマスク９の動
作を示す表１０は、注目画素がない場合は何もせず（優
先１１Ｑ位１）、注目画素だけの場合はその画素にラベ
ルしく初期値１）をつけ、（接続表１１の接続ラベルＣ
Ｌ　（Ｌ）にＬの値を格納し、）ラベルＬを＋１更新す
る（優先順位２）。

次に注目画素Ｘがあり、Ａ−＞Ｂ−＋Ｃ−Ｄの順で画素
を調べた時、その中にラベルがあればＸにそのラベルを
つける（優先順位３〜６）。この初期ラベルマスク９を
第５図に示す入力画面に対応する画像メモ１月４に対し
て走査させた結果、得られる画面を１５、作成された接
続表を１６に示す。

次に第２図に示す接続関係検出部６においては、初期ラ
ベル付けされた画面に対応する画像メモリ１５を、第４
図（ａ）に示す接続検出マスク１２で走査することによ
り、各ラベルの接続を検出する。接続検出マスク１２の
動作を示す接続検出演算論理ス、１３（以下表１３と称
する）は、注目画素Ｘが無い場合、又は近傍画素Ｃ，Ｄ
が無い場合は何もしない（優先順位１．２）。

次にＸがありＣ−Ｄの順でラベルを調べた時、Ｘと違う
ラベルがＣ又はＤに付けられていれば、接続表１６の接
続ラベルＣＬ　（Ｌ）のＣ又はＤの内容を表ずＣＬ　（
Ｌｃ）又はＣＬ　（ＬＤ）をＸのラベルＬｘで置き替え
、置き替えがあったことを示すフラグを設定する。この
処理を初期ラベル付けされた画面１５に対して行い、接
続表１６を書き替えた結果を接続表１８に示す。

次に第２図に示す終了判定部７においては、接続関係検
出部６において接続が検出され、ラベルの置き替えがあ
ったごとを示すフラグを調べ、それが０であればラベル
付け処理が終了したものとし、０でなければラベルの更
新を行う。

次に第２図に示すラベル更新部８においては、接続表１
８に基づきラベル付けされた画面に対応する画像メモリ
１５のラベルを書き替える。これは画面を１画素毎に左
上より走査し、画素にラベル坐付けされていれば、その
ラベルＬを接続表１８のＣＬ（Ｌ）の内容に書き替える
。この結果を、第５図の１７に示す。

これにより、今の場合画面に対応する画像メ千り内を１
、及び３というラベルにより分離することが出来る。

次に、初期ラベル付け部５、接続関係検出部６、ラベル
更新部８のハードウェア構成について、具体的に説明す
る。

第６図（ａ）に示す初期ラベル付け回路は、第３図（ｂ
）に示す表１０に基づいて、１画面の初期ラベル付けを
約３３ミリ秒のヒデオレ−１・で実行するための回路で
ある。

入力データ（８ヒツト）が濃淡画像処理やしきい値処理
によって、０か２５５（以下“１″と称する）の２値画
像になっている場合について説明する。

ただし、２の補数表現を用いて、０は“１００００００
０”、“１′”は“０１１１１１１１’″とする。

第６図（ａ）において、まず、画像メモリ　（図示しな
い）から読み出された入力データをフリップフロップ（
以下ＦＦと称する＞　１９−１にラッチし、Ｘとする。

マルチプレクサ（以下ＭＰＸと称する）２０では、ＲＯ
Ｍ２１に予め蓄積した同図（ｃ）に示す初期ラベル付け
演算論理表２９の情報に基づいたセレクト信号８１〜Ｓ
３により、Ｘ、Ａ、Ｂ、Ｃ，Ｄ、Ｌの６種類のデータか
ら１種類の選択を行う。その値をＬｏとする。ここで、
Ａ、Ｂ、Ｃ，’Ｄは既に初期ラベルの付けられたラベル
データである。

ＡはＬｏをＦＦ１９−２において次のクロックでう・ノ
チした値であり、ＤはＮ−２段シフトレジスタ２２によ
りＮ−２クロツク遅延させた画素のラベルである（ただ
しＮは、水平方向の１行分の画素数を表す）。

又、ＣはＮ−２段シフトレジスタ２２の出力をＦ　Ｆ１
９−３を介して１クロツク遅延させたラベル、Ｂは更に
ＦＦ１９−／ｌを介して１クロツク遅延させたラベルで
ある。Ｌは新しいラベルであり、これはＲＯＭ２１の出
力のカウントアンプ信号ＵＰをＦＦ１９−５、及びカウ
ンタ（以下ＣＮＴと称する）２３を介して生成される。

第３図（ｂ）に示す表１０の優先順位２の場合において
は、Ｘにだけ“１”（即ち画素）があるため、第６図（
ａ）に示ずＦＦ１９−１の出力Ｘは、前述したように８
ヒツト表示では２の補数表現で°’０１１１１１１１”
となっている。これを分岐してインバータ２４を介して
反転すると、“”１０００００００″となる。この値の
先頭ビット（“１″）だけを葦としてＲＯＭ２１に入力
する。

一方、Ａ、Ｂ、　Ｃ，Ｄは′０”のため”１０００００
００’”となり、それぞれインバータ２５〜２８を介し
て反転してその先頭ヒント（“０”）を話、蔀、麻、洒
としてＲＯＭ２１に入力する。すると、ＲＯＭ２１内の
表２９からセレクト信号Ｓ１＝　Ｏ，５２＝Ｓ３＝　１
を出力し、ＭＰＸ２０で出力１−ｏとしてＬを選択する
と共に、ＲＯＭ２１から出力されるカウントアンプ信号
Ｕ　））“′１″をＦＦ１９−５にラッチする。

このランチのタイミングはＵＰが確定してから行うので
、ＦＦ１９−５へのクロックは基本クロックより遅れた
ものを使う。もしＵ　Ｐ信号がオンの時は、次の基本ク
ロックの入力でＣＮＴ２３はＬを１つカウントアンプす
る。又、ＣＮＴ２３の初期値は０とラベル値の区別を容
易にして、表１０のラベル付け演算を簡単に実現するた
め、“ｏｏｏｏｏｏｏｏ”とする。これによって、Ａ、
Ｂ、Ｃ，Ｄの符号ビットだけを使用して表１０の演算が
実現できる。

次に、例えば第３図（ｂ）に示す表１０の優先順位５の
場合においては、Ｘに“１″゛（画素）があり、かつＣ
にラベルＬ（ｌ又は２、又は３等の数値）かあり、この
時第６図（ｃ）に示す表２９で決められたセレクト信号
Ｓ１〜Ｓ３の値により、ＭＰＸ２０の出力ＬｏはＣとな
る。この時ＣＮＴ２３はカウントアンプしない。

この結果、ＦＦ１９−１〜ＦＦ１９−４、Ｎ−２段シフ
トレジスタ２２、ＣＮＴ２３を基本クロックに同期させ
、ＦＦ１９−５をそれより少し遅らせることによって、
初期ラベル付けをビデオレートで実行することが出来る
。

次に、第７図に示す接続関係検出／ラベル更新回路の動
作について説明する。

これは、初期ラベル画像あるいは更新後のラベル画像に
対応するデータからラベルの接続関係を検出し、それに
基ついてラベル更新表の書き替えを行い、次のフレーム
でラベルの更新処理をするだめの回路である。

ここで接続関係の処理時とラベルの更新時の切り換えは
、計算機（図示しない）内に有する回路切り換えスイッ
チ（以下ＳＷと称する、図示しない）によって行う。Ｓ
Ｗが“■″（即ち“１”）の時、接続関係検出、“’［
、”（即ち“０′″）の時、ラベル更新を行う。

更に詳細に説明すると、初期ラベル画像あるいは更新後
のラベル画像に対応するデータを蓄積しているメモリ　
（図示しない）から８ビツトのデータを読み出し、ＦＦ
３０−１にラッチしてＸとする。

又、シフトレジスタ３１により１ライン分（Ｎクロック
分）遅延させたものをＤ１更にＦＦ３０−２により１ク
ロツク遅延させたものをＣとする。比較器（以下ＣＭＰ
と称する）３２、及び３３でＸとＣ１及びＸとＤを比較
し、Ｘ＃Ｃの時“１°”　、ｘ＝ｃの時“０″、及びＸ
≠Ｄの時“１”、、Ｘ＝Ｄの時“０”の信号Ｘｃ及びＸ
４を生成する。ＲＯＭ３Ｇでは、第４図（ｂ）に示す表
１３の論理を実現するため、第７図（ｃ）に示す接続関
係検出論理表に基づいてセレクト信号ＳＥＬ弁と５ＥＬ
Ｉとを生成する。

ＭＰＸ３７は５ＥＬＯ及び５ＥＬ１に：基づイテ、Ｘ、
、ｃ及びＤからいずれか１つを選択する。その出力をＹ
とする。接続関係検出の場合、計算機内のＳＷからの信
号゛Ｈ″（即ち１”）をゲート３８に加えて、ゲート３
８を導通状態にする。そして、ＦＦ３０−１の出力Ｘを
分岐してＲＡＭ３９にアドレスとして入力し、アドレス
Ｘに上記の出力Ｙを書き込め、第５図に示す接続表１８
を作成する。ここで、ＲＡＭ３９の更新表の初期値は、
アドレスの示す値と同じ値か書かれたものを使用する。

又、接続関係発生フラグ生成回路３５では、Ｘｃ又はＸ
＋の信号をＯＲ回路３４を介して入力してそのフレーム
の間保持して、接続関係の発生したことを示すフラグ（
信号°“Ｉ＋”　）を生成する。このｅＬうにしてＦ　
Ｆ２Ｏ３，３０−２、シフトレジスタ３１を基本クロッ
クに同期させることにより、ビデオレートで接続関係の
検出が出来る。

１回の接続関係の検出処理が終了した後、その発生フラ
グを調べ、“Ｈ”であればラベル更新処理を実行する。

ラベル更新処理は、ＳＷがパピの時ゲート３８をオフ、
ゲート４０をオンにして、ＲＡＭ読み出し／書き込み信
号発生器４１の出力信号により、ＸをアドレスとしたＲ
ＡＭ３９のデータをδ売め出し、ケート４０及びＦＦ３
０−３を介して画像メモリ　（図示しない）に書き込む
ことにより、ラベル画像データの更新処理を実行する。

そして、前述の接続関係の発生フラグが１．′であれば
、ラベル付げ処理は完了したものとして全処理を終了す
る。

尚、上述の動作は、ＦＦ３０−１〜３０−３を基本クロ
ックに同期させることによって、ビデオレートで実行す
ることが出来る。

〔発明の効果〕

以−ヒ説明のように本発明によれば、画像処理における
ラベル付け処理を簡単な回路により行うことが出来る。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の詳細な説明するフローチャート、第３図は実施例で使用される初期ラベル付け部の動作を
説明する図、第５図は本発明の実施例により得られる結果を説明する
図、第６図は実施例で使用される初期ラベル付け回路図、第７閾は実施例で使用される接続関係検出／ラベル更新
回路図、第８図は第一の従来例のラベル付け方法を説明する図、第９図は第二の従来例のラベル付け方法を説明する図で
ある。図において５００は初期ラベル付け手段、６００は接続関係検出手段、７００は終了判定手段、８００はラベル更新手段を示す。Ｕ譚蛸・９足口＝）圏

Claims

【特許請求の範囲】画面の各画素を２値のデータで表し、該データを該画面
に対応して蓄積する記憶装置を有する系において、所定の画素に隣接する画素に対応するデータのラベルに
よって、該所定の画素のデータの初期ラベル付けを行う
初期ラベル付け手段（５００）と、該初期ラベル付け手
段（５００）の出力に接続され、該所定の画素に対応す
るデータにつけたラベルと、該所定の画素に対応するデ
ータに隣接する画素に対応するデータにつけたラベルと
の接続関係を検出する接続関係検出手段（６００）と、該接続関係検出手段（６００）に接続され、該所定の画
素に対応するデータにつけたラベルと、隣接する画素に
対応するデータにつけたラベルとの接続関係の終了を判
定する終了判定手段（７００）と、該終了判定手段（７
００）に接続され、該所定の画素に対応するデータにつ
けたラベルの書き替えを行うラベル更新手段（８００）
とを有し、初期ラベル付けを行った後、該ラベルの接続関係を調べ
、該ラベルの書き替えを所定の回数行うことにより、該
画面内の連続した画素に対応するデータをそれぞれ意味
のある画像のデータとして分離することを特徴とするラ
ベル付け方法。