JPH07118013B2 - 画像データのラベリング方式 - Google Patents
画像データのラベリング方式Info
- Publication number
- JPH07118013B2 JPH07118013B2 JP63131568A JP13156888A JPH07118013B2 JP H07118013 B2 JPH07118013 B2 JP H07118013B2 JP 63131568 A JP63131568 A JP 63131568A JP 13156888 A JP13156888 A JP 13156888A JP H07118013 B2 JPH07118013 B2 JP H07118013B2
- Authority
- JP
- Japan
- Prior art keywords
- label
- connection
- labeling
- image data
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Analysis (AREA)
Description
【発明の詳細な説明】 目次 概 要 ・・・・・・・・・・・・ 3頁 産業上の利用分野 ・・・・・・・・ 4頁 従来の技術 ・・・・・・・・・・・ 5頁 発明が解決しようとする課題 ・・・ 9頁 課題を解決するための手段 ・・・・12頁 作 用 ・・・・・・・・・・・・13頁 実 施 例 ・・・・・・・・・・・14頁 発明の効果 ・・・・・・・・・・・28頁 概要 画像データのラベリング方式に関し、 初期ラベル付け、接続関係検出及びラベル付け更新がビ
デオレートで動作可能であり、且つ回路構成が簡単な画
像データのラベリング方式を提供することを目的とし、 ２次元マトリックス状に配設された画素の２値画像デー
タSINについて、注目画素を基準としてその隣接する画
像データの接続をデータ処理方向に沿って検出するよう
に規定された初期ラベル付マスクを適用し、データ処理
方向に沿ってつながりのある画像データを同じラベル付
けする初期ラベル付け手段と、該初期ラベル付け手段に
よりラベル付けされた画像データについて、注目画素を
基準としてその隣接する画素のうち１ライン遅れた画素
にラベル付けされているか否かを検出するとともに、１
ライン・１クロック遅れた画素に対して接続関係を検出
するように規定された接続関係検出マスクを適用し、隣
接する異なったラベルの接続関係を検出する接続関係検
出手段と、ラベルの接続情報を記憶する接続テーブル
と、前記接続関係検出手段により新たな接続関係が検出
された場合、前記接続テーブルに基づきラベルを更新す
るラベル更新手段とを具備し、前記初期ラベル付け手
段、接続関係検出手段及びラベル更新手段がビデオレー
トで動作し、新たな接続関係が検出されなくなるまで、
前記接続関係検出手段及び前記ラベル更新手段を反復動
作させるように構成する。
デオレートで動作可能であり、且つ回路構成が簡単な画
像データのラベリング方式を提供することを目的とし、 ２次元マトリックス状に配設された画素の２値画像デー
タSINについて、注目画素を基準としてその隣接する画
像データの接続をデータ処理方向に沿って検出するよう
に規定された初期ラベル付マスクを適用し、データ処理
方向に沿ってつながりのある画像データを同じラベル付
けする初期ラベル付け手段と、該初期ラベル付け手段に
よりラベル付けされた画像データについて、注目画素を
基準としてその隣接する画素のうち１ライン遅れた画素
にラベル付けされているか否かを検出するとともに、１
ライン・１クロック遅れた画素に対して接続関係を検出
するように規定された接続関係検出マスクを適用し、隣
接する異なったラベルの接続関係を検出する接続関係検
出手段と、ラベルの接続情報を記憶する接続テーブル
と、前記接続関係検出手段により新たな接続関係が検出
された場合、前記接続テーブルに基づきラベルを更新す
るラベル更新手段とを具備し、前記初期ラベル付け手
段、接続関係検出手段及びラベル更新手段がビデオレー
トで動作し、新たな接続関係が検出されなくなるまで、
前記接続関係検出手段及び前記ラベル更新手段を反復動
作させるように構成する。
産業上の利用分野 本発明は画像データのラベリング方式、即ち画像中の連
結した領域に対し個別の番号を付与するラベリング方式
に関する。
結した領域に対し個別の番号を付与するラベリング方式
に関する。
画像のラベリング処理は、例えば、細胞粒子等の粒子の
分類・測定を行う場合、ICパターンを走査した画像デー
タに基づいて自動的にICパターン検査を行う場合、又は
磁気ディスク面を走査した画像データに基づいて自動的
に磁気ディスク面の塗り漏れの検査を行う場合等、画像
データ処理に用いられる。
分類・測定を行う場合、ICパターンを走査した画像デー
タに基づいて自動的にICパターン検査を行う場合、又は
磁気ディスク面を走査した画像データに基づいて自動的
に磁気ディスク面の塗り漏れの検査を行う場合等、画像
データ処理に用いられる。
画像データのラベリングとは、画像平面に分布した画像
データの固まり或いは連続性を検出して、それら画像パ
ターンの固まり毎に番号付け（ラベリング）を行うもの
である。このようにラベリングされたデータを用いるこ
とにより、原画像データの固まりをパターン（ラベリン
グ）化し、画像データの検査等を有効且つ迅速に行うこ
とが可能となる。
データの固まり或いは連続性を検出して、それら画像パ
ターンの固まり毎に番号付け（ラベリング）を行うもの
である。このようにラベリングされたデータを用いるこ
とにより、原画像データの固まりをパターン（ラベリン
グ）化し、画像データの検査等を有効且つ迅速に行うこ
とが可能となる。
従来の技術 従来のラベリング方式としては、繰り返し型ラベリング
方式と、クラスタリング型ラベリング方式とが知られて
いる。
方式と、クラスタリング型ラベリング方式とが知られて
いる。
繰り返し型ラベリング方式を第17図（ａ）〜（ｄ）を参
照して説明する。先ず第17図（ａ）に示す如く、２値化
された２次元マトリックス状に画素に対応してメモリー
内に配設されたデータ（データがある部分を＊印で示
す）についてＡ方向に操作を行い初期ラベリング付けを
行う。即ち、一行目の最初の＊印を先ずラベル“1"と
し、同じ行の離れた第２番目の＊印に付いて“2"とす
る。次の二行目の＊印は操作方向において連続性が無い
ので“3"とする。その次の列のデータは上記１行目の同
じ列で“1"とラベル付けされたものと連続性があるので
“1"とされる。同じ行の第３から第５列目のデータはそ
れぞれ“1"にラベル付けされたものと連続しているので
同じく“1"とラベル付けされる。以下同様にラベル付け
を行うことにより、第17図（ｂ）に示すような初期ラベ
ル付け結果が得られる。
照して説明する。先ず第17図（ａ）に示す如く、２値化
された２次元マトリックス状に画素に対応してメモリー
内に配設されたデータ（データがある部分を＊印で示
す）についてＡ方向に操作を行い初期ラベリング付けを
行う。即ち、一行目の最初の＊印を先ずラベル“1"と
し、同じ行の離れた第２番目の＊印に付いて“2"とす
る。次の二行目の＊印は操作方向において連続性が無い
ので“3"とする。その次の列のデータは上記１行目の同
じ列で“1"とラベル付けされたものと連続性があるので
“1"とされる。同じ行の第３から第５列目のデータはそ
れぞれ“1"にラベル付けされたものと連続しているので
同じく“1"とラベル付けされる。以下同様にラベル付け
を行うことにより、第17図（ｂ）に示すような初期ラベ
ル付け結果が得られる。
次いで第17図（ａ）のＡ方向とは90゜ずれたＢ方向につ
いて、進行方向に対して隣接し、既に処理されたものに
対して連続性をチェックすると共に、第17図（ｂ）に得
られた初期ラベル付け結果について更新を行う。例え
ば、右側から２列目第４行目のラベル付け“6"に該当す
るものは、先行する右側１列目、第４行目のラベル付け
“4"と連続するので、小さいラベル番号の“4"に更新さ
れる。同じ右側から２列目、第５行目のラベル“6"は上
の行が“4"にラベル更新されたものと連続するので“4"
に更新される。他のラベル“5",“3"も同様にしてそれ
ぞれ“1"にラベル更新される。その結果が第17図（ｃ）
に示されている。このラベル更新において、ラベルは大
きい番号から小さい番号にのみ更新されるようにしてい
る。
いて、進行方向に対して隣接し、既に処理されたものに
対して連続性をチェックすると共に、第17図（ｂ）に得
られた初期ラベル付け結果について更新を行う。例え
ば、右側から２列目第４行目のラベル付け“6"に該当す
るものは、先行する右側１列目、第４行目のラベル付け
“4"と連続するので、小さいラベル番号の“4"に更新さ
れる。同じ右側から２列目、第５行目のラベル“6"は上
の行が“4"にラベル更新されたものと連続するので“4"
に更新される。他のラベル“5",“3"も同様にしてそれ
ぞれ“1"にラベル更新される。その結果が第17図（ｃ）
に示されている。このラベル更新において、ラベルは大
きい番号から小さい番号にのみ更新されるようにしてい
る。
更に第17図（ａ）のＣ方向について連続性チェックを行
うと、第17図（ｄ）に示すようにラベル更新され、同様
にＤ方向についても第17図（ｅ）の如くラベル更新され
る。これにより、第17図（ａ）のパターンは“1"と“4"
の２つのパターンにラベル付けされたことになる。
うと、第17図（ｄ）に示すようにラベル更新され、同様
にＤ方向についても第17図（ｅ）の如くラベル更新され
る。これにより、第17図（ａ）のパターンは“1"と“4"
の２つのパターンにラベル付けされたことになる。
以上説明したように繰り返し型ラベリング方式は、第17
図（ａ）の画像データ配列について順次90゜づつ方向を
変えながら連続性のチェックをしていくものであるが、
このように方向を変えるに伴って、画像メモリーへアク
セスするアドレスを複雑な計算により生成しなければな
らず、注目画素及びそれに隣接する画素のアドレス発生
回路が非常に複雑になるという問題を有している。
図（ａ）の画像データ配列について順次90゜づつ方向を
変えながら連続性のチェックをしていくものであるが、
このように方向を変えるに伴って、画像メモリーへアク
セスするアドレスを複雑な計算により生成しなければな
らず、注目画素及びそれに隣接する画素のアドレス発生
回路が非常に複雑になるという問題を有している。
次にクラスタリング型ラベリング方式について説明す
る。
る。
この方式は第18図に示すように、初期ラベル付け及び接
続関係検出部91において、入力画像データに対し、初期
ラベル付け及びラベルの接続関係の検出を同時に行う。
次に接続関係整理部92において重複しているラベルの接
続関係を整理する。クラスタリング部93では整理された
接続関係に基づいて初期ラベルの分類を行い、各領域に
属する全ての初期ラベルを検出する。最後にラベル更新
部94においては、クラスタリングの結果に基づいて初期
ラベルの更新を行う。
続関係検出部91において、入力画像データに対し、初期
ラベル付け及びラベルの接続関係の検出を同時に行う。
次に接続関係整理部92において重複しているラベルの接
続関係を整理する。クラスタリング部93では整理された
接続関係に基づいて初期ラベルの分類を行い、各領域に
属する全ての初期ラベルを検出する。最後にラベル更新
部94においては、クラスタリングの結果に基づいて初期
ラベルの更新を行う。
このクラスタリング型ラベリング方式においては、接続
関係整理部92、クラスタリング部93の処理をソフトウェ
ア的に処理すると非常に時間が掛り、リアルタイム化が
実現できない。一方、ハードウェアで実現する場合には
多くのメモリーを必要とし、又複雑な処理に伴って回路
構成が複雑となり、規模が大きくなる等の欠点がある。
関係整理部92、クラスタリング部93の処理をソフトウェ
ア的に処理すると非常に時間が掛り、リアルタイム化が
実現できない。一方、ハードウェアで実現する場合には
多くのメモリーを必要とし、又複雑な処理に伴って回路
構成が複雑となり、規模が大きくなる等の欠点がある。
画像処理上、上記ラベリングは画像処理装置のビデオレ
ートに同期して実時間（リアルタイム）で行われること
が好ましいのであるが、上記何れの場合においても、時
間が掛かる上、処理が複雑になっており、ビデオレート
で処理できないという問題があった。
ートに同期して実時間（リアルタイム）で行われること
が好ましいのであるが、上記何れの場合においても、時
間が掛かる上、処理が複雑になっており、ビデオレート
で処理できないという問題があった。
そこで本発明者等は、これらの問題を解決した画像デー
タのラベリング方式を先に提案した（特願昭62−150298
号）。この先願発明においては、接続関係検出処理時
に、注目画素Ｘのラベルと、その周囲４つのラベルC,D,
G,Hとの接続関係情報を用いるようにしている。
タのラベリング方式を先に提案した（特願昭62−150298
号）。この先願発明においては、接続関係検出処理時
に、注目画素Ｘのラベルと、その周囲４つのラベルC,D,
G,Hとの接続関係情報を用いるようにしている。
発明が解決しようとする課題 上述した先願発明では、周囲４画素のラベルの最小値を
検出するための処理が必要となる。従って、先願発明方
式による接続関係検出処理をハードウェアで実現するた
めには、注目画素とその１ライン上及び１ライン下の画
素を得るため、２ライン分のラインバッファを必要と
し、ラベルの最小値を選択するための回路構成が複雑に
なるという問題がある。
検出するための処理が必要となる。従って、先願発明方
式による接続関係検出処理をハードウェアで実現するた
めには、注目画素とその１ライン上及び１ライン下の画
素を得るため、２ライン分のラインバッファを必要と
し、ラベルの最小値を選択するための回路構成が複雑に
なるという問題がある。
また、第19図に示すような右上がりの傾きを持つ画像95
aに対しての処理において、１ライン毎に異なるラベル
が付与されている場合、接続関係検出とラベル更新処理
がライン数−１回必要であり、効率が悪いという問題が
ある。
aに対しての処理において、１ライン毎に異なるラベル
が付与されている場合、接続関係検出とラベル更新処理
がライン数−１回必要であり、効率が悪いという問題が
ある。
第19図に基づいて先願発明の処理過程を説明する。画像
95aに対して接続検出すると、ラベル2,3,4で接続が検出
されるため、接続テーブル96aのアドレス2,3,4の内容を
それぞれ“1",“2",“3"で更新する。この更新された接
続テーブル96aに基づいて画像95aを更新すると画像95b
のようになる。画像95bの接続関係を検出すると、ラベ
ル2,3で接続が検出されるため、アドレス２及び３の内
容が更新された接続テーブル96bが得られる。この接続
テーブル96bに基づいて画像95bを更新すると画像95cが
得られる。更に、画像95cについて接続関係の検出をす
ると、ラベル２に接続が検出されるため、接続テーブル
のアドレス２の内容を“1"で更新し、接続テーブル96c
が得られる。尚この場合には、接続テーブル96bのアド
レス２の内容は“1"であるため、接続テーブルのアドレ
ス２の内容は変化することはない。次いで、接続テーブ
ル96cに基づいて画像95cを更新すると画像95dが得られ
る。画像95dについて接続関係の検出をすると、接続は
検出されないためラベル付けを終了する。
95aに対して接続検出すると、ラベル2,3,4で接続が検出
されるため、接続テーブル96aのアドレス2,3,4の内容を
それぞれ“1",“2",“3"で更新する。この更新された接
続テーブル96aに基づいて画像95aを更新すると画像95b
のようになる。画像95bの接続関係を検出すると、ラベ
ル2,3で接続が検出されるため、アドレス２及び３の内
容が更新された接続テーブル96bが得られる。この接続
テーブル96bに基づいて画像95bを更新すると画像95cが
得られる。更に、画像95cについて接続関係の検出をす
ると、ラベル２に接続が検出されるため、接続テーブル
のアドレス２の内容を“1"で更新し、接続テーブル96c
が得られる。尚この場合には、接続テーブル96bのアド
レス２の内容は“1"であるため、接続テーブルのアドレ
ス２の内容は変化することはない。次いで、接続テーブ
ル96cに基づいて画像95cを更新すると画像95dが得られ
る。画像95dについて接続関係の検出をすると、接続は
検出されないためラベル付けを終了する。
このように、先願発明のラベリング方式においては、画
面メモリー上の画像の内容によっては極めて効率が悪く
なることがあるという問題があった。
面メモリー上の画像の内容によっては極めて効率が悪く
なることがあるという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、初期ラベル付け、接続関係検出
及びラベル付け更新がビデオレートで動作可能であり、
且つ回路構成が簡単な画像データのラベリング方式を提
供することである。
の目的とするところは、初期ラベル付け、接続関係検出
及びラベル付け更新がビデオレートで動作可能であり、
且つ回路構成が簡単な画像データのラベリング方式を提
供することである。
課題を解決するための手段 第１図に本発明の原理ブロック図を示す。
第１図に示されるように、２次元マトリックス状に配設
された画素の２値画像データSINについて、注目画素を
基準としてその隣接する画像データの接続をデータ処理
方向に沿って検出するように規定された初期ラベル付マ
スク100を適用し、データ処理方向に沿ってつながりの
ある画像データを同じラベル付けする初期ラベル付け手
段１と、該初期ラベル付け手段１によりラベル付けされ
た画像データについて、注目画素を基準としてその隣接
する画素のうち１ライン遅れた画素にラベル付けされて
いるか否かを検出するとともに、１ライン・１クロック
遅れた画素に対して接続関係を検出するように規定され
た接続関係検出マスク200を適用し、隣接する異なった
ラベルの接続関係を検出する接続関係検出手段２を設け
る。
された画素の２値画像データSINについて、注目画素を
基準としてその隣接する画像データの接続をデータ処理
方向に沿って検出するように規定された初期ラベル付マ
スク100を適用し、データ処理方向に沿ってつながりの
ある画像データを同じラベル付けする初期ラベル付け手
段１と、該初期ラベル付け手段１によりラベル付けされ
た画像データについて、注目画素を基準としてその隣接
する画素のうち１ライン遅れた画素にラベル付けされて
いるか否かを検出するとともに、１ライン・１クロック
遅れた画素に対して接続関係を検出するように規定され
た接続関係検出マスク200を適用し、隣接する異なった
ラベルの接続関係を検出する接続関係検出手段２を設け
る。
更に、ラベルの接続情報を記憶する接続テーブル３と、
接続関係検出手段２により新たな接続関係が検出された
場合、接続テーブル３に基づきラベルを更新するラベル
更新手段４を設けて構成する。
接続関係検出手段２により新たな接続関係が検出された
場合、接続テーブル３に基づきラベルを更新するラベル
更新手段４を設けて構成する。
作用 入力２値画像に対し、初期ラベル付け手段１が初期ラベ
ル付マスク100を用いて暫定的なラベル付けを行う。接
続関係検出手段２が接続関係検出マスク200を使用し
て、異なったラベルの接続関係を調べ、この情報を接続
テーブル３に格納する。この情報によりラベル更新手段
４がラベルの更新を行う。
ル付マスク100を用いて暫定的なラベル付けを行う。接
続関係検出手段２が接続関係検出マスク200を使用し
て、異なったラベルの接続関係を調べ、この情報を接続
テーブル３に格納する。この情報によりラベル更新手段
４がラベルの更新を行う。
接続関係検出時におけるラベル変換ルールは、注目画素
から１ライン遅れた画素にラベル付けされているか否か
を検出し、ラベル付けされている場合には何らの処理も
行わず、ラベル付けされていない場合に以下のような処
理を行う。即ち、注目画素のラベルとその右上の画素
（１ライン・１クロック遅れた画素）のラベルとの大小
を比較し、接続テーブルへのデータの書き込みをTBL［m
ax（LX,LD）］←TBL［min（LX,LD）］とするか、又はTB
L［min（LX,LD）］←TBL［max（LX,LD）］とし、この接
続テーブルに基づいて画像データのラベルを更新する。
接続の検出がなくなるまで、接続関係検出手段２及びこ
れに連動してラベル更新手段４を反復動作する。初期ラ
ベル付け手段１、接続関係検出手段２及びラベル更新手
段４はビデオレートに同期して動作する。
から１ライン遅れた画素にラベル付けされているか否か
を検出し、ラベル付けされている場合には何らの処理も
行わず、ラベル付けされていない場合に以下のような処
理を行う。即ち、注目画素のラベルとその右上の画素
（１ライン・１クロック遅れた画素）のラベルとの大小
を比較し、接続テーブルへのデータの書き込みをTBL［m
ax（LX,LD）］←TBL［min（LX,LD）］とするか、又はTB
L［min（LX,LD）］←TBL［max（LX,LD）］とし、この接
続テーブルに基づいて画像データのラベルを更新する。
接続の検出がなくなるまで、接続関係検出手段２及びこ
れに連動してラベル更新手段４を反復動作する。初期ラ
ベル付け手段１、接続関係検出手段２及びラベル更新手
段４はビデオレートに同期して動作する。
実 施 例 以下本発明を図面に示した実施例に基づいて詳細に説明
する。
する。
第２図は本発明実施例のブロック図であり、ラベリング
回路10は入力セレクタ11と、入力された２値画像データ
に対して初期ラベル付けを行う初期ラベル付け部12と、
ラベル付けされた画像データについて隣接する異なった
ラベルの隣接関係を検出する接続関係検出部13と、ラベ
ルの接続情報を記憶する接続テーブル14と、新たな接続
が検出された場合接続テーブル14に基づきラベルを更新
するラベル更新部15と、出力セレクタ16とから構成され
る。
回路10は入力セレクタ11と、入力された２値画像データ
に対して初期ラベル付けを行う初期ラベル付け部12と、
ラベル付けされた画像データについて隣接する異なった
ラベルの隣接関係を検出する接続関係検出部13と、ラベ
ルの接続情報を記憶する接続テーブル14と、新たな接続
が検出された場合接続テーブル14に基づきラベルを更新
するラベル更新部15と、出力セレクタ16とから構成され
る。
20は画像データを記憶する画像メモリであり、21はラベ
リング回路10にビデオレートに同期した処理選択信号を
入力する計算機である。処理選択信号が入力されると、
入力セレクタ11が初期ラベル付け部12、接続関係検出部
13、或いはラベル更新部15の何れかを選択し、これらを
ビデオレート（33ms）で動作させる。接続関係検出部13
に接続検出理論切換信号を入力して、接続検出理論を効
率の良い方の理論に切換可能となっている。
リング回路10にビデオレートに同期した処理選択信号を
入力する計算機である。処理選択信号が入力されると、
入力セレクタ11が初期ラベル付け部12、接続関係検出部
13、或いはラベル更新部15の何れかを選択し、これらを
ビデオレート（33ms）で動作させる。接続関係検出部13
に接続検出理論切換信号を入力して、接続検出理論を効
率の良い方の理論に切換可能となっている。
ラベル付けの対象となる画像メモリー20内の画像データ
は、第３図に示す如く、画素に対応してマトリックス状
に配設されており、初期ラベル付け部12、接続関係検出
部13、ラベル更新部15への画像データの入力は、この画
像メモリー20から入力セレクタ11を介して行われ、画像
データはD11,D12,…,D1,512,D21,D22,…,Dij,…,D512,
512の順で入力される。又出力データ、出力セレクタ16
を介して同様の順序で画像メモリー20へ出力される。
は、第３図に示す如く、画素に対応してマトリックス状
に配設されており、初期ラベル付け部12、接続関係検出
部13、ラベル更新部15への画像データの入力は、この画
像メモリー20から入力セレクタ11を介して行われ、画像
データはD11,D12,…,D1,512,D21,D22,…,Dij,…,D512,
512の順で入力される。又出力データ、出力セレクタ16
を介して同様の順序で画像メモリー20へ出力される。
初期ラベル付けマスク100は第４図に示す如く、注目画
素Ｘ、例えば第３図のデータD22に対し、第３図におい
て左から右、上から下へとデータ処理される方向におい
て、隣接する既に初期ラベル付けされた画素A,B,C,Dに
おける画像データD21,D11,D12,D13に対して接続関係を
検出するものである。
素Ｘ、例えば第３図のデータD22に対し、第３図におい
て左から右、上から下へとデータ処理される方向におい
て、隣接する既に初期ラベル付けされた画素A,B,C,Dに
おける画像データD21,D11,D12,D13に対して接続関係を
検出するものである。
先ず第２図の実施例の初期ラベル付け動作について説明
する。
する。
初期ラベル付け部12においては入力２値画像データに対
し、第４図の初期ラベル付けマスクを適用し、暫定的な
ラベル付けを行う。入力データは１ビットで表現し、画
素有りを“1"、無しを“0"とし、出力ラベルデータはｎ
ビットで表現する。本実施例ではラベルを16ビットで表
現するものとし、最上位ビットをラベルの有無フラグと
する。因ってラベル値は、8001(16)〜FFFF(16)で、ラベ
ル無し（画素無し）を0000(16)で表現する。
し、第４図の初期ラベル付けマスクを適用し、暫定的な
ラベル付けを行う。入力データは１ビットで表現し、画
素有りを“1"、無しを“0"とし、出力ラベルデータはｎ
ビットで表現する。本実施例ではラベルを16ビットで表
現するものとし、最上位ビットをラベルの有無フラグと
する。因ってラベル値は、8001(16)〜FFFF(16)で、ラベ
ル無し（画素無し）を0000(16)で表現する。
初期ラベル付けマスク100の演算論理表を第５図に示
す。この演算論理は、入力された画素Ｘが無ければラベ
ル“0"を出力し（第５図優先１）、入力画素が有り且つ
周囲のラベルが無ければ新たなラベルＬ（初期値１）を
出力し、次にラベルＬを＋１更新する（第５図優先
２）。このときラベル“1"は画像メモリーへの出力時に
8001(16)となる。又注目画素Ｘにデータが有り、Ａから
Ｄへマスクにラベルが有る場合には、第５図の論理より
Ａ→Ｂ→Ｃ→Ｄの順で最初に見つかったラベル値を出力
する。
す。この演算論理は、入力された画素Ｘが無ければラベ
ル“0"を出力し（第５図優先１）、入力画素が有り且つ
周囲のラベルが無ければ新たなラベルＬ（初期値１）を
出力し、次にラベルＬを＋１更新する（第５図優先
２）。このときラベル“1"は画像メモリーへの出力時に
8001(16)となる。又注目画素Ｘにデータが有り、Ａから
Ｄへマスクにラベルが有る場合には、第５図の論理より
Ａ→Ｂ→Ｃ→Ｄの順で最初に見つかったラベル値を出力
する。
以上の処理をハードウェアで実現した初期ラベル付け回
路の実施例を第６図に示す。
路の実施例を第６図に示す。
第６図の初期ラベル付け回路において、30〜33はフリッ
プフロップ、34はANDゲート、35〜38はNANDゲート、39
はカウンタ、40はセレクタ、41はｎ−２段ラインバッフ
ァであり、これらが図示の如く接続されて構成されてい
る。
プフロップ、34はANDゲート、35〜38はNANDゲート、39
はカウンタ、40はセレクタ、41はｎ−２段ラインバッフ
ァであり、これらが図示の如く接続されて構成されてい
る。
先ず入力データＸが“0"であれば、セレクタ40は出力デ
ータとして“0"を出力する。この出力データがフリ
ップフロップ31を通過した時点を初期ラベル付けマスク
のＡとする。Ａのデータをｎ−２段ラインバッファ41を
通過させ、画像メモリー20の１ライン・２クロック遅れ
たデータをＤ、フリップフロップ32の出力をＣ、フリッ
プフロップ33の出力をＢとし、これらのデータA,B,C,D
をセレクタ40に入力する。これにより、初期ラベル付け
マスク100のA,B,C,D,Xを得る。又、A,B,C,Dのラベルデ
ータの最上位ビットをそれぞれAs,Bs,Cs,Dsとし、これ
らをそれぞれANDゲート34及びNANDゲート35〜38に入力
する。
ータとして“0"を出力する。この出力データがフリ
ップフロップ31を通過した時点を初期ラベル付けマスク
のＡとする。Ａのデータをｎ−２段ラインバッファ41を
通過させ、画像メモリー20の１ライン・２クロック遅れ
たデータをＤ、フリップフロップ32の出力をＣ、フリッ
プフロップ33の出力をＢとし、これらのデータA,B,C,D
をセレクタ40に入力する。これにより、初期ラベル付け
マスク100のA,B,C,D,Xを得る。又、A,B,C,Dのラベルデ
ータの最上位ビットをそれぞれAs,Bs,Cs,Dsとし、これ
らをそれぞれANDゲート34及びNANDゲート35〜38に入力
する。
カウンタ39は初期ラベルカウンタであり、ANDゲート34
の条件が成立するとラベルを＋１し、セレクタ40の選択
信号端子ｌをアクティブにし、これによりセレクタ40の
出力端子に初期ラベルＬが出力される。NANDゲート3
5,36,37,38は同様に条件が成立すると、セレクタ40の選
択信号端子a,b,c,dをそれぞれアクティブにし、セレク
タ40の出力端子からA,B,C,Dのラベルがそれぞれ出力
される。又、フリップフロップ31から出力される初期ラ
ベル値は、ラベル値をアドレスとして接続テーブル14に
書き込まれ、テーブル内容の初期化が行われる。
の条件が成立するとラベルを＋１し、セレクタ40の選択
信号端子ｌをアクティブにし、これによりセレクタ40の
出力端子に初期ラベルＬが出力される。NANDゲート3
5,36,37,38は同様に条件が成立すると、セレクタ40の選
択信号端子a,b,c,dをそれぞれアクティブにし、セレク
タ40の出力端子からA,B,C,Dのラベルがそれぞれ出力
される。又、フリップフロップ31から出力される初期ラ
ベル値は、ラベル値をアドレスとして接続テーブル14に
書き込まれ、テーブル内容の初期化が行われる。
以上説明したように、第６図の初期ラベル付け回路で第
５図に示した初期ラベル付けの演算論理を実現できる。
５図に示した初期ラベル付けの演算論理を実現できる。
次に接続関係検出について説明する。
この接続関係検出は、ラベル付けされた画像に対し、第
７図に示す接続関係検出マスク200を使用して、連結し
ている異なったラベルの接続関係を検出するものであ
る。接続関係検出ルールは第９図に示すようなものであ
り、注目画素のラベルをＸとしその右上のラベルＤとの
大小関係により行う。検出された情報は、第８図に示す
ような接続テーブル14に書き込まれる。ここで接続テー
ブル14はRAMを使用し、１次元の配列メモリーで構成さ
れ、注目画素のラベルとその右上のラベルのうち大きい
方のラベルのアドレスを小さい方のラベルで置き換える
か、又は注目画素のラベルとその右上の画素のラベルの
うち小さい方のラベルのアドレスを大きい方のラベルで
置き換えるようにする。
７図に示す接続関係検出マスク200を使用して、連結し
ている異なったラベルの接続関係を検出するものであ
る。接続関係検出ルールは第９図に示すようなものであ
り、注目画素のラベルをＸとしその右上のラベルＤとの
大小関係により行う。検出された情報は、第８図に示す
ような接続テーブル14に書き込まれる。ここで接続テー
ブル14はRAMを使用し、１次元の配列メモリーで構成さ
れ、注目画素のラベルとその右上のラベルのうち大きい
方のラベルのアドレスを小さい方のラベルで置き換える
か、又は注目画素のラベルとその右上の画素のラベルの
うち小さい方のラベルのアドレスを大きい方のラベルで
置き換えるようにする。
第９図の接続関係検出論理において、注目画素Ｘ或いは
その右上の画素Ｄにデータが無い場合及び注目画素の上
の画素Ｃに既にラベル付けされている場合には、何も処
理をしない。また、ＸとＤのラベル値を比較し、X,Dが
両方ラベルで、且つＸ≠Ｄの場合には、第９図のに示
されるようにmin（LX,LD）をアドレスとした接続テーブ
ルの内容をmax（LX,LD）をアドレスとした接続テーブル
へ書き込む。この処理をハードウェアで実現するために
は、基本クロックの１周期内にメモリーの読み書きを行
わなければならず、一般的に実現が困難である。しか
し、本発明のラベル付け方式では、異なったラベルの接
続関係は最短で２クロック周期で検出される。即ち、連
続して異なったラベルが検出されることはない。
その右上の画素Ｄにデータが無い場合及び注目画素の上
の画素Ｃに既にラベル付けされている場合には、何も処
理をしない。また、ＸとＤのラベル値を比較し、X,Dが
両方ラベルで、且つＸ≠Ｄの場合には、第９図のに示
されるようにmin（LX,LD）をアドレスとした接続テーブ
ルの内容をmax（LX,LD）をアドレスとした接続テーブル
へ書き込む。この処理をハードウェアで実現するために
は、基本クロックの１周期内にメモリーの読み書きを行
わなければならず、一般的に実現が困難である。しか
し、本発明のラベル付け方式では、異なったラベルの接
続関係は最短で２クロック周期で検出される。即ち、連
続して異なったラベルが検出されることはない。
第11図に本発明方式の接続関係検出の一例を、第12図に
そのタイムチャートを示す。ｔ＝２のとき、Ｃ＝０でＸ
＝5,D＝２のラベルが検出されるが、ｔ＝３ではＣ＝２
のため何も処理をせずに、最小時間での検出は次のｔ＝
４で、Ｘ＝5,D＝４である。従って、第９図の論理を
実現するためには、ｔ＝２で接続を検出し、この周期で
接続テーブルからデータを読み込む。即ち、min（LX,
LD）をアドレスとした接続テーブルの内容を読み込む。
次のｔ＝３の時点で、アドレスをmax（LX,LD）とし、前
の周期で読み込んだデータを接続テーブルに書き込む。
そして、接続が検出されたことを示すフラグFLAGを設定
する。以上から明らかな通り、本発明で新たに接続が検
出される条件は、X,DがラベルでＸ≠Ｄ、且つＣ＝０の
ときである。
そのタイムチャートを示す。ｔ＝２のとき、Ｃ＝０でＸ
＝5,D＝２のラベルが検出されるが、ｔ＝３ではＣ＝２
のため何も処理をせずに、最小時間での検出は次のｔ＝
４で、Ｘ＝5,D＝４である。従って、第９図の論理を
実現するためには、ｔ＝２で接続を検出し、この周期で
接続テーブルからデータを読み込む。即ち、min（LX,
LD）をアドレスとした接続テーブルの内容を読み込む。
次のｔ＝３の時点で、アドレスをmax（LX,LD）とし、前
の周期で読み込んだデータを接続テーブルに書き込む。
そして、接続が検出されたことを示すフラグFLAGを設定
する。以上から明らかな通り、本発明で新たに接続が検
出される条件は、X,DがラベルでＸ≠Ｄ、且つＣ＝０の
ときである。
以上の処理でmax（LX,LD）とmin（LX,LD）の関係を入れ
換えても良いので、接続検出方法は第９図に示す、
の２通りある。
換えても良いので、接続検出方法は第９図に示す、
の２通りある。
以上の処理をハードウェアで実現した接続関係検出回路
の実施例を第10図に示す。本実施例においては接続検出
論理について説明する。
の実施例を第10図に示す。本実施例においては接続検出
論理について説明する。
第10図の接続関係検出回路において、50〜57はフリップ
フロップ、58はコンパレータ、59は511段ラインバッフ
ァ、60〜63はセレクタ、64はANDゲート、65〜67はイン
バータであり、これらが第10図に示すように接続されて
構成されている。
フロップ、58はコンパレータ、59は511段ラインバッフ
ァ、60〜63はセレクタ、64はANDゲート、65〜67はイン
バータであり、これらが第10図に示すように接続されて
構成されている。
同図において、画像メモリからのラベルデータがフリッ
プフロップ50に入力され、フリップフロップ50から出力
したデータをＸとし、このＸを511段ラインバッファ59
を通して１ライン・１クロック遅れたデータをＤとす
る。X,Dの最上位ビットをそれぞれXs,Dsとし、フリップ
フロップ51によりDsから１クロック遅れたデータをCsと
する。これにより、接続関係検出マスク200のX,D,Cのラ
ベルを得ることができる。
プフロップ50に入力され、フリップフロップ50から出力
したデータをＸとし、このＸを511段ラインバッファ59
を通して１ライン・１クロック遅れたデータをＤとす
る。X,Dの最上位ビットをそれぞれXs,Dsとし、フリップ
フロップ51によりDsから１クロック遅れたデータをCsと
する。これにより、接続関係検出マスク200のX,D,Cのラ
ベルを得ることができる。
X,Dのラベルをコンパレータ58に入力し、X,Dの大小信号
及び不一致信号を得る。X,Dの大小信号は、セレクタ60
の選択信号端子SEL−Ａへ入力される検出論理切換信号
に応じて、Ｘ＜Ｄ又はＸ＞Ｄの信号が出力される。コン
パレータ58からの比較信号と、Xs,Ds,CsはANDゲート64
に入力され、X,Dがラベルで且つＸ≠Ｄ、且つＣ＝０、
且つ検出論理切換信号に応じてＸ＞Ｄ又はＸ＜Ｄのとき
に、ANDゲート64の出力がアクティブになる。この出力
信号をクロックとしてフリップフロップ53を動作させ、
フリップフロップ53の出力を接続関係検出フラグとす
る。ANDゲート64の出力はセレクタ61,62の選択信号とな
り、セレクタ61でmin（LX,LD）、セレクタ62でmax（LX,
LD）のラベルを選択する。セレクタ61の出力はセレクタ
63に入力され、ANDゲート64の出力で選択されてフリッ
プフロップ55へ出力される。
及び不一致信号を得る。X,Dの大小信号は、セレクタ60
の選択信号端子SEL−Ａへ入力される検出論理切換信号
に応じて、Ｘ＜Ｄ又はＸ＞Ｄの信号が出力される。コン
パレータ58からの比較信号と、Xs,Ds,CsはANDゲート64
に入力され、X,Dがラベルで且つＸ≠Ｄ、且つＣ＝０、
且つ検出論理切換信号に応じてＸ＞Ｄ又はＸ＜Ｄのとき
に、ANDゲート64の出力がアクティブになる。この出力
信号をクロックとしてフリップフロップ53を動作させ、
フリップフロップ53の出力を接続関係検出フラグとす
る。ANDゲート64の出力はセレクタ61,62の選択信号とな
り、セレクタ61でmin（LX,LD）、セレクタ62でmax（LX,
LD）のラベルを選択する。セレクタ61の出力はセレクタ
63に入力され、ANDゲート64の出力で選択されてフリッ
プフロップ55へ出力される。
一方、ANDゲート64の出力はフリップフロップ52で１ク
ロック遅れる。又、セレクタ62の出力max（LX,LD）もフ
リップフロップ54により１クロック遅れることになる。
従って、min（LX,LD）がセレクタ63より出力された後、
セレクタ63に入力されるANDゲート64の選択信号によ
り、フリップフロップ54からの出力max（LX,LD）がセレ
クタ63から出力される。
ロック遅れる。又、セレクタ62の出力max（LX,LD）もフ
リップフロップ54により１クロック遅れることになる。
従って、min（LX,LD）がセレクタ63より出力された後、
セレクタ63に入力されるANDゲート64の選択信号によ
り、フリップフロップ54からの出力max（LX,LD）がセレ
クタ63から出力される。
セレクタ63の出力はフリップフロップ55でラッチされ、
RAMから構成される接続テーブル14のアドレスとなる。
又、ANDゲート64の出力はフリップフロップ52,56を通
り、フリップフロップ55からの出力max（LX,LD）の時点
でインバータ67がアクティブとなり符号が反転されて、
接続テーブル14の書き込み信号となる。フリップフロッ
プ55の出力min（LX,LD）が接続テーブル14のアドレスと
なる時点で出力された接続テーブル14のデータはフリッ
プフロップ57でラッチされ、上述した書き込み信号出力
時にフリップフロップ57より出力され接続テーブル14に
入力される。
RAMから構成される接続テーブル14のアドレスとなる。
又、ANDゲート64の出力はフリップフロップ52,56を通
り、フリップフロップ55からの出力max（LX,LD）の時点
でインバータ67がアクティブとなり符号が反転されて、
接続テーブル14の書き込み信号となる。フリップフロッ
プ55の出力min（LX,LD）が接続テーブル14のアドレスと
なる時点で出力された接続テーブル14のデータはフリッ
プフロップ57でラッチされ、上述した書き込み信号出力
時にフリップフロップ57より出力され接続テーブル14に
入力される。
以上説明した第10図の接続関係検出回路により、接続テ
ーブル14のアドレスmin（LX,LD）のデータを読み込み、
このデータが接続テーブル14のアドレスmax（LX,LD）に
書き込まれることになり、第９図の検出論理を実現で
きる。
ーブル14のアドレスmin（LX,LD）のデータを読み込み、
このデータが接続テーブル14のアドレスmax（LX,LD）に
書き込まれることになり、第９図の検出論理を実現で
きる。
又、第９図の検出論理は、外部からの検出論理切換信
号によりセレクタ60を切り換えてコンパレータ58の出力
Ｘ＜Ｄを選択することにより、上述した実施例のアドレ
スとデータの関係が逆になり容易に実現することができ
る。
号によりセレクタ60を切り換えてコンパレータ58の出力
Ｘ＜Ｄを選択することにより、上述した実施例のアドレ
スとデータの関係が逆になり容易に実現することができ
る。
次にラベル更新部15について説明する。ラベル更新部15
では、前記の接続関係検出処理により作成された接続テ
ーブル14に基づき、検出を行ったラベル画像データの書
換えを行う。このラベル更新処理をハードウェアで実現
したラベル更新回路の実施例を第13図に示す。
では、前記の接続関係検出処理により作成された接続テ
ーブル14に基づき、検出を行ったラベル画像データの書
換えを行う。このラベル更新処理をハードウェアで実現
したラベル更新回路の実施例を第13図に示す。
検出を行った画素からのラベルデータはフリップフロッ
プ71でラッチされ、接続テーブル14のアドレスとされ
る。このアドレスを有する接続テーブル14の内容はフリ
ップフロップ72に出力されてラッチされ、フリップフロ
ップ72の出力ラベルデータは再び画像メモリ20へ入力さ
れる。このとき画像メモリ20からの入力データの座標と
出力データの画素の座標とを一致させることにより、接
続テーブル14の内容に応じて画像メモリ20中の画像デー
タのラベル値を書換えることができる。以上の初期ラベ
ル付け、接続関係検出及びラベル更新処理は、外部の計
算機21等から入力される処理選択信号により選択され、
ビデオレートで実行される。
プ71でラッチされ、接続テーブル14のアドレスとされ
る。このアドレスを有する接続テーブル14の内容はフリ
ップフロップ72に出力されてラッチされ、フリップフロ
ップ72の出力ラベルデータは再び画像メモリ20へ入力さ
れる。このとき画像メモリ20からの入力データの座標と
出力データの画素の座標とを一致させることにより、接
続テーブル14の内容に応じて画像メモリ20中の画像デー
タのラベル値を書換えることができる。以上の初期ラベ
ル付け、接続関係検出及びラベル更新処理は、外部の計
算機21等から入力される処理選択信号により選択され、
ビデオレートで実行される。
次に、第19図の先願発明の処理過程説明図で示した画像
データ95aと全く同じ画像データ75aを本発明のラベリン
グ処理方式により処理する場合について第14図を参照し
て説明する。同図において、接続テーブル14のアドレス
2,3,4で新たな接続が検出され、これらのアドレスへデ
ータ“1"が書き込まれるため、接続テーブル14の全ての
アドレスの内容は“1"となる。よってこのように更新さ
れた接続テーブル14の内容により画像データ75aを更新
すると画像データ75bを直ちに得ることができる。第19
図に示した先願発明の処理過程と比較すると、本発明の
処理効率の良さは明らかである。
データ95aと全く同じ画像データ75aを本発明のラベリン
グ処理方式により処理する場合について第14図を参照し
て説明する。同図において、接続テーブル14のアドレス
2,3,4で新たな接続が検出され、これらのアドレスへデ
ータ“1"が書き込まれるため、接続テーブル14の全ての
アドレスの内容は“1"となる。よってこのように更新さ
れた接続テーブル14の内容により画像データ75aを更新
すると画像データ75bを直ちに得ることができる。第19
図に示した先願発明の処理過程と比較すると、本発明の
処理効率の良さは明らかである。
次に接続検出論理及びでの処理過程比較図を第15図
及び第16図に示す。第15図のような右上がりの傾きを持
つパターンに対しては、接続検出論理の検出方法が効
果的であるが、第16図のようなパターンに対しては接続
検出論理は逆効果であり、第16図より接続検出論理
の検出方法が効率が良いことがわかる。このため、検出
論理との処理を併用することにより、単独の検出論
理で処理する場合に比べ、処理効率を向上させることが
できる。そこで、第10図に示した接続関係検出回路で
は、この検出処理を選択するための検出論理切換信号を
セレクタ60に入力している。尚検出論理及びの選択
は、処理するパターンが予め判っている場合が多いの
で、例えば手動にて切り換えるようにすれば良い、 尚、右下がりのパターン及び屋根付パターンで下側にあ
まり画像データが無いような場合には、初期ラベル付け
を施すだけで正確なラベル付けを施すことができる場合
が多い。
及び第16図に示す。第15図のような右上がりの傾きを持
つパターンに対しては、接続検出論理の検出方法が効
果的であるが、第16図のようなパターンに対しては接続
検出論理は逆効果であり、第16図より接続検出論理
の検出方法が効率が良いことがわかる。このため、検出
論理との処理を併用することにより、単独の検出論
理で処理する場合に比べ、処理効率を向上させることが
できる。そこで、第10図に示した接続関係検出回路で
は、この検出処理を選択するための検出論理切換信号を
セレクタ60に入力している。尚検出論理及びの選択
は、処理するパターンが予め判っている場合が多いの
で、例えば手動にて切り換えるようにすれば良い、 尚、右下がりのパターン及び屋根付パターンで下側にあ
まり画像データが無いような場合には、初期ラベル付け
を施すだけで正確なラベル付けを施すことができる場合
が多い。
発明の効果 以上説明したように本発明によれば、接続関係検出処理
において、注目画素とその右上のラベルとの大小関係及
び注目画素の１つ上のラベルの有無を調べるだけで、ラ
ベルの接続関係を得ることができるので、ハードウェア
化において回路規模の減少及び回路の単純化に寄与する
ことができるという効果を奏する。
において、注目画素とその右上のラベルとの大小関係及
び注目画素の１つ上のラベルの有無を調べるだけで、ラ
ベルの接続関係を得ることができるので、ハードウェア
化において回路規模の減少及び回路の単純化に寄与する
ことができるという効果を奏する。
又、従来方法及び先願発明の方法によるラベル付けに比
べ、本発明方式では処理回数が大幅に減少し、２値画像
データのラベリングを効率良く高速で実行することがで
きる
べ、本発明方式では処理回数が大幅に減少し、２値画像
データのラベリングを効率良く高速で実行することがで
きる
第１図は本発明の原理ブロック図、 第２図は本発明の実施例ブロック図、 第３図は本発明実施例の画像データ配列図、 第４図は初期ラベル付けマスクの説明図、 第５図は初期ラベル付け演算論理を示す説明図、 第６図は本発明実施例の初期ラベル付け回路図、 第７図は接続関係検出マスクの説明図、 第８図は接続テーブルの説明図、 第９図は接続関係検出論理を示す説明図、 第10図は本発明実施例の接続関係検出回路図、 第11図は接続関係検出説明図 第12図は接続関係検出のタイムチャート、 第13図は本発明実施例のラベル更新回路図、 第14図は本発明によるラベリング処理過程説明図、 第15図及び第16図は接続検出論理及びでの処理過程
比較図、 第17図は従来の繰り返し型ラベリングを説明する説明
図、 第18図は従来のクラスタリング型ラベリングを説明する
説明図、 第19図は先願発明の処理過程説明図である。 １……初期ラベル付け手段、 ２……接続関係検出手段、 ３……接続テーブル、 ４……ラベル更新手段、 10……ラベリング回路、 12……初期ラベル付け部、 13……接続関係検出部、 14……接続テーブル、 15……ラベル更新部、 20……画像メモリ、 21……計算機、 100……初期ラベル付マスク、 200……接続関係検出マスク。
比較図、 第17図は従来の繰り返し型ラベリングを説明する説明
図、 第18図は従来のクラスタリング型ラベリングを説明する
説明図、 第19図は先願発明の処理過程説明図である。 １……初期ラベル付け手段、 ２……接続関係検出手段、 ３……接続テーブル、 ４……ラベル更新手段、 10……ラベリング回路、 12……初期ラベル付け部、 13……接続関係検出部、 14……接続テーブル、 15……ラベル更新部、 20……画像メモリ、 21……計算機、 100……初期ラベル付マスク、 200……接続関係検出マスク。
Claims (1)
- 【請求項１】２次元マトリックス状に配設された画素の
２値画像データ（SIN）について、注目画素を基準とし
てその隣接する画像データの接続をデータ処理方向に沿
って検出するように規定された初期ラベル付マスク（10
0）を適用し、データ処理方向に沿ってつながりのある
画像データを同じラベル付けする初期ラベル付け手段
（１）と、 該初期ラベル付け手段（１）によりラベル付けされた画
像データについて、注目画素を基準としてその隣接する
画素のうち１ライン遅れた画素にラベル付けされている
か否かを検出するとともに、１ライン・１クロック遅れ
た画素に対して接続関係を検出するように規定された接
続関係検出マスク（200）を適用し、隣接する異なった
ラベルの接続関係を検出する接続関係検出手段（２）
と、 ラベルの接続情報を記憶する接続テーブル（３）と、 前記接続関係検出手段（２）により新たな接続関係が検
出された場合、前記接続テーブル（３）に基づきラベル
を更新するラベル更新手段（４）とを具備し、 前記初期ラベル付け手段（１）、接続関係検出手段
（２）及びラベル更新手段（４）がビデオレートで動作
し、 新たな接続関係が検出されなくなるまで、前記接続関係
検出手段（２）及び前記ラベル更新手段（４）を反復動
作させることを特徴とする画像データのラベリング方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63131568A JPH07118013B2 (ja) | 1988-05-31 | 1988-05-31 | 画像データのラベリング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63131568A JPH07118013B2 (ja) | 1988-05-31 | 1988-05-31 | 画像データのラベリング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302475A JPH01302475A (ja) | 1989-12-06 |
| JPH07118013B2 true JPH07118013B2 (ja) | 1995-12-18 |
Family
ID=15061104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63131568A Expired - Lifetime JPH07118013B2 (ja) | 1988-05-31 | 1988-05-31 | 画像データのラベリング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118013B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101328233B1 (ko) * | 2012-02-27 | 2013-11-14 | 호서대학교 산학협력단 | 영상처리 시스템의 라벨링 장치 및 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312900B2 (en) | 2002-12-17 | 2007-12-25 | Dainippon Screen Mfg. Co., Ltd. | Method of descreening screened image, method of separating screened image into regions, image processing device, and program |
| JP6683245B2 (ja) * | 2016-03-18 | 2020-04-15 | 株式会社リコー | 画像処理装置、画像処理方法、画像処理プログラム、物体認識装置及び機器制御システム |
-
1988
- 1988-05-31 JP JP63131568A patent/JPH07118013B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101328233B1 (ko) * | 2012-02-27 | 2013-11-14 | 호서대학교 산학협력단 | 영상처리 시스템의 라벨링 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01302475A (ja) | 1989-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62299881A (ja) | 画像表示システム | |
| JPH055142B2 (ja) | ||
| CA1319996C (en) | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system | |
| JPH07118013B2 (ja) | 画像データのラベリング方式 | |
| JPH06100911B2 (ja) | 画像データ処理装置及び方法 | |
| KR0125276B1 (ko) | 영상 윤곽 검출장치 | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| KR970004538B1 (ko) | 도형처리장치 | |
| US4945497A (en) | Method and apparatus for translating rectilinear information into scan line information for display by a computer system | |
| US4805228A (en) | Cellular logic processor | |
| JP2709356B2 (ja) | 画像処理方法 | |
| JPS59208667A (ja) | ラベリング装置 | |
| JPH01292478A (ja) | 画像データのラベリング方式 | |
| JPS63316186A (ja) | 画像デ−タのラベリング方式 | |
| JP5300666B2 (ja) | ラベリング処理方法、並びにそのシステム、装置及びプログラム | |
| JPS648335B2 (ja) | ||
| JPH02126374A (ja) | 繰り返し型ラベリング方式 | |
| JPS63284685A (ja) | ラベル付け方法 | |
| JP2861105B2 (ja) | スポークレジスタ生成回路 | |
| JPH0340072A (ja) | アドレス制御機能を備えたメモリ装置 | |
| JPS63172378A (ja) | 変換回路 | |
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JPS6326784A (ja) | 画像連結処理装置 | |
| JPH07325927A (ja) | 画像データ処理装置及びそれを用いたシステム | |
| JPH06187405A (ja) | 画像データ処理装置及びそれを用いたシステム |