JPS58219664A

JPS58219664A - 画像変換装置

Info

Publication number: JPS58219664A
Application number: JP57102390A
Authority: JP
Inventors: Masaaki Oka; 正昭岡; Kiyouya Tsutsui; 京弥筒井; Yujiro Ito; 雄二郎伊藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-06-15
Filing date: 1982-06-15
Publication date: 1983-12-21
Also published as: JPH0353668B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は１画像の幾何学的変換を行なうようにした画
像変換装置に関する。

画像変換装置では、入力メモリに貯えられたディジタル
入力画像信号の所定のものを読出して、出力メモリの所
定アドレスに書込む処理が行なわれ、放送用特殊効果装
置やアニメーション作成装置として用いられる。この画
像変換装置をノ・−ドウエア化する場合、全ての処理、
演算を汎用プロセッサを用いて行なうと実時間処理（／
／３θ　秒に／フレームの処理）ができない欠点がある
。ｔた、全ての処理、演算を専用ハードウェア化すれば
、実時間処理が可能となるが、７種類の画像変換しかで
きなくなるために、汎用性が失なわれ、装置も大規模と
なる問題が生じる。

この発明は、上述の点を考慮し、汎用性があシ、且つ高
速処理（実時間処理）を行なうことができる画像変換装
置の実現を目的とするものである。

この発明を適用しうる画像変換処理のアルゴリズムの一
例として本願発明者の提案に係るものについて説明しよ
う。

■　原画像全体を（数画素ｘ数画素）のブロックに分割
し、各ゾロツクの代表点に所定の変換を施し、変換後の
位置を求める。

■　変換（非線形なものを含む）を代表点の近傍で線形
近似する。

■　近似された線形変換の逆変換（これもまた線形変換
）を求める。

■　変換後の代表点の近傍の全ての画素に、この近似さ
れた逆変換を施す。

上述の処理のうちで、変換しようとする曲面の種類を可
変できる意味で汎用性を要求されるのか■の処理である
。また、■の処理は、画面全体に対して行なわれ、■及
び■の処理は、ブロック単位で行なわれ、しかも、これ
らが各ブロックの代表点に対して行なわれるのに対し、
■の処理は、全ての画素に対してなされるので、■の処
理は、高速性が要求される。

そこで、この発明は、■、■、■の処理をプロセッサを
用いたマイクロプログラム方式によ）行ない、■の処理
を専用ハードウェアを用いて行なうものである。

第１図は、この発明の概略の構成を示し、同図において
１が第１のプロセッサを示す。このプロセッサ１と関連
して入出力装置２及び大容量メモリ３が設けられている
。人出、刃装置２からの指令によシ、大容量メモリ３か
らプロセッサ１の高速メモリに対し画像変換の種類に対
応するプログ２ムが転送され、入出力装置２を用いてプ
ログラムノハラメータの変更がなされる。そしてこのプ
ログラムが第２のプロセッサ４に転送される。

この場合、大容量メモリ３の読出しとプログラムの変更
は、第コのプロセッサ４が行ない、パラメータの転送の
みを第１のプロセッサーが行なう方法も可能である。

第２のプロセッサ４は、与えられたプログラムを実行す
る。つ［Ｌ原画像の各ブロックの代表点に変換を施し、
変換後の位置を求める演算その他の必要な情報の作成を
行ない、バッファメモリ５に貯える。これは、■のステ
ップ及び■のステップの一部と対応する処理である。

６は、第１の専用ハードウェアを示し、との専用ハード
ウェア６は、プロセッサ４によって行なわれた代表点ご
との変換に関する情報をバッファメモリ５から読出し、
この情報を用いて第コの専用ハードウェア７の処理すべ
き領域を指定する。

１）つまシ、第２図に示すように、原画像ＩＭ、上のある領
域Ａが変換画像ＩＭ！上のどのような領域Ｂに変化する
かを専用ハードウェア１に教える。この第１の専用ハー
ドウェア６の行なう処理は、前述の処理アルゴリズム中
の■のステップと対応するものである。

この第コの専用ハードウェア７には、画像メモリ８から
読出された原画像のデータが供給され、また、専用ハー
ドウェア７の出力データが画像メモリ９に対して書込ま
れる。専用ハードウェア７は、処理範囲内の全ての画素
についての読出しアドレでを求める。つまシ、前述の処
理アルゴリズム中の■のステップの処理がなされる。そ
して、求められた読出しアドレスに基いて、画像メモリ
７からの画像データの読出しが行なわれ、内挿等の処理
後に画像メモリ９に書込まれる。

以下、この発明の一実施例について図面を参照して説明
すると、第３図はこの一実施例の全体の構成を示す。

この一実施例は、入力カラービデオ信号として、輝度信
号Ｙ及び色差信号Ｕ、Ｖのコンポーネントを用い、Ａ／
Ｄコンバータ１０によシディジタル化し、ディジタルフ
ィルタ１ちを介して一個のフィールドメモリからなる画
像メモリ８に貯える構成とされ、また、専用ハードウェ
アＴがらのＹ。

Ｕ、Ｖの夫々に関するデータを一個のフィールドメモリ
からなる画像メモリ９に書込み、更に、この読出しデー
タをフィルタ１２を介してＤ／Ａコンバーメ１３に供給
する構成とされている。っまシ、Ａ／Ｄコンバータ１０
からＤ／Ａコンバータ１３に至る信号路は、Ｙ、Ｕ、Ｖ
の各コンポーネント毎に設けられている。

第１のプロセッサ１に対する入出力装置２としては、キ
ーボード１４．ジョイスティック１５゜ＣＲＴディスプ
レイ１６が設けられている。また、大容量メモリー３と
してディスクメモリ装置１７が設けられている。まず、
キーが−ド１４におけるキー、スイッチなどの操作によ
り、画像変換の種類が指定される。画像変換としては、
原画像を円筒面に巻付けたものなどがある。この指定さ
れた画像変換に対応するマイクロプログラムがディスク
メモリ装置１１からプロセッサ１のメインメモリ１８に
対して読出され、ＣＲＴディスプレイ１６によシ表示さ
れる。

ジョイスティック１５．レバー（図示せず）の位置から
変換後の画像位置、向き、視点等が計算され、マイクロ
プログラム中のパラメータが変更される。この変更され
たマイクロプログラムがＤＭＡコントローラ１９によっ
て第コのマイクロプロセッサ４のマイクロプログラムメ
モリ２０に転送される。

マイクロプロセッサ４は、転送されたマイクロプログラ
ムを実行し始める。その実行によって、ブロック単位の
変換位置、隣接ブロック間の変換抜差分値、逆差分値が
計算され、これらの情報がバッファメモリ５に貯えられ
る。第弘図Ａに示すように、原画像ＩＭＩは、−例とし
て／ブロックが（ｇＸざ）画素とされ、（６弘×９６）
ブロックに分割される。この各プロツ夛の代表点毎にＸ
　＋　３’　＋２（深さ）の各方向に関する変換位置が
演算される。また、変換画像■Ｍ！は、／ブロックがｌ
’Ｘ６）画素とされ、（／２ｇｘ／２ｇ　）ブロックと
されている。

第弘図Ｂは、隣接ブロック間の変換抜差分値の説明に用
いるもので％Ａ、Ｂ、Ｃ，Ｄの各点は、瞬接ブロックの
代表点の変換後のものを示している。そして、差分値と
して蒔＝１ＤＢ暫＜＝−！−Ａ″Ｃを求めるようにしている。

また、ブロック単位の変換位置のうちで、２方向（深さ
方向）の情報からブロックごとの処理順序を示すポイン
タを作シ、バッファメモリ５に書込む。また、そのヘッ
ダをテーブルに登録する。

つまシ％３次元画像を表示するには、視点から見えない
部分を表示しないようにする必要がある。

その一方法としては、第３図において破線で示すように
２−バッファメモリ２１を設け、これに、画素毎の深さ
く２方定の座標値や視点からの距離など）の情報を順次
拡納し、画像メモリ９上の同一画素に２度以上画像デー
タを書き込もうとしたときには、既に書込まれている画
素に対応する深さと新たに書き込まれる画素に関して計
算された深さとの比較を行ない、その結果によシ画像デ
ータの更新を制御するものがある。

この一実施例では、２−バッファメモリ２１を用いずに
、ブロック単位の処理順序を浅い方から深い方へ進むよ
うになし、０−Ｄまでを深さの範囲とすると、各深さを
アドレスとしてスタート番地としてヘッダがバッファメ
モリ５のテーブルに登録され、ポインタがバッファメモ
リ５に記憶される。

プロセッサ４で求められた３次元座標から、ブロック（
ｎ、ｍ）の代表点の深さがｄと求められたとすると、バ
ッファメモリ５のテーブルのｄ番地の内容が調べられる
。このｄ番地に伺も書かれていなければ、テーブルのｄ
番地に（ｎ、ｍ）が書込まれ、これがスタート番地とさ
れる。メモリ５のテーブルのｄ番地に第Ｓ図に示すよう
に、（ｎｏ＋ｍｏ）が既に書かれているときは、メモリ
５の（ｎｏ　＋　ｍｏ　）番地の値（ポインタ）　（ｎ
ｘ　。

ｍ＋）を、メモリ５の（ｎ　、　ｍ　）番地に書き込み
、（ｎＱ　Ｉ　ｍＱ　）番地に（ｎ　＋　ｍ　）を書き
込むようになされる。

このような手順を繰シ返すことによって、テーブルのヘ
ッダから始まれる一連のブロック番号がバッファメモリ
５に書き込まれることになる。したがって、バッファメ
モリ５のヘッダ及びポインタからブロック単位での浅い
方から深い方に向かう処理順序が規定される。

また、このバッファメモリ５に貯えられている情報によ
ってディジタルフィルタ１１の通過帯域が制御される二
つまシ、画像変換処理が縮小の場合には、画像の細かい
所がつぶれるので、ノイズが増加しないように、信号帯
域が狭くされる。ひとつの原画像の中でも、拡大される
領域と縮小゛される領域とが混在する場合には、それに
応じてディジタルフィルタ１１の通過帯域が切シ替えら
れる。

専用ハードウェア６は、上述のようなポインタによって
深さの浅い方から処理を始める。ブロック単位の変換位
置と差分値から、第６図に示すように、／入力ブロック
２３の変換後の範囲２４を求める。この範囲をカバーす
る出力ブロック（弘×ｉ、＝２１１画素）を見つけ、逆
差分値を使って６各の出力ブロックについて代表点の原
画像上の対応点を求める。このようにして得られた情報
は、データ変換ハード２２を介して専用ハードウェアＴ
に転送される。

／出力ブロックの２（１個の各画素の原画像上の対応点
がデータ変換ハード２２にょシ求められる。

専用ハードウェア７は、この、２弘個の各画素に対応す
る２弘個のロジック回路が並列に設けられたものであシ
、画像メモリ８から対応する画像データを読み出し、内
挿処理を施した後、処理ずみのデータを画像メモリ９へ
書込６゜この内挿処理は、背景部分と入力画像の輪郭付近の輝度
は色に大きな差が’１１１１．ある場合でも、変換画像
の輪郭に沿ってギデシが目立つことを防止するために、
入力画像の輪郭に沿って背景との中間的レベルの輪郭帯
を付加するものである。

また、２弘個の画素のひとつ（代表点）に関して既に原
画像上の対応点（読出しアｒレス）が求められているの
で、残シの画素については、隣接ブロックとの差分値を
用いて画素間の差分値を求め、代表点に対してこの差分
値を順次加算することで原画上の対応点を求めることが
できる。

第７図は、上述のこの発明の一実施例の各部の動作タイ
ミングを示すタイムチャートであって、Ｆ＊Ｏｒ　Ｆｉ
Ｈの夫々は、ｉ番目のフレームの奇数フィールド、１番
目のフレームの偶数フィールドを夫々意味しておシ、例
えばコ番目のフレームに関するタイミングが枠を付して
示されている。

まず、第７図Ａが入力ぎデオ信号のタイミングを示して
おシ、この入力ビデオ信号が第７図りに示すように、入
力側の画像メモリ８に書込まれる。

この画像メモリ８は、２個のフィールドメモリを有して
おル、そ、、、Ｌ？一方に対してユ番目のフレームの奇
数フィール）’ＦｚＯが書き込まれ、次にその他方に対
してこの偶数フィールドＦｚＥが書き込まれる。

第７図Ｂは、第１のプロセッサ１の動作を示しておシ、
ｌフィールド期間がキーボード１４からのキー人力、ジ
ョイスティック１５の状態をセンスする期間とされ、そ
の結果が次のｌフィールド期間で用いられる。このプロ
セッサ１で設定されたパラメータを含むマイクロプログ
ラムは、／フレーム遅れた入力ビデオ信号に対して適用
される。

第７図Ｃは、第コのプロセッサ４の動作タイミングを示
し、このプロセッサ４で求められた情報を用いて専用ハ
ードウェア６及び７が動作し、第７図Ｅで示すタイミン
グで画像メモリ９への書込みが行なわれる。仁の画像メ
モリ９もコ個のフィールドメモリを有しており、画像メ
モリ８の既に書込を完了している一方のフィールドメモ
リから画素の読出しを行ない、これが画像メモリ９の−
　　。

方のフィールドメモリに書込まれる。この画像メモリ９
の他方のフィールドメモリからは、変換後の画像データ
が読出され、したがって第７図Ｆに示すタイミングでも
って出力ビデオ信号が取シ出される。

上述の一実施例の説明から理解されるように、仁の発明
では、画面全体に関するもの、ブロック単位に関するも
の２画素率位に関するものの３段階に画像変換を分割し
１画面全体及びブロック単位に関しては、汎用プロセッ
サにょシ処理し、画素単位に関しては、専用ハードウェ
アにょシ処理している。したがって、仁の°発明に依れ
ば、汎用性と高速性を両立させることができる。また、
プロセッサの処理は５画像データを必要としないから、
画像データの入力に先行させてプロセッサの処理を行な
うことができ５画像データを遅延させる必要がない。し
たがって、大容量の画像メモリを最少限にとどめること
ができ、装置を小形化することができる。

【図面の簡単な説明】第１図及び第２図はこの発明の基本的構成を示すブロッ
ク図及びその説明に用いる路線図、第３図はこの発明の
一実施例の構成を示すブロック図。第を図、第Ｓ図及び第６図はこの発明の一実施例の説明
に用いる路線図、第７図はこの発明の一実施例の動作説
明に用いるタイムチャートである。１．４・・・プロセッサ、５・・・バッファメモリ、６
．７・・・専用ハードウェア、８，９・・・画像メモリ
。代理人杉浦正知第５図第６図第７図

Claims

【特許請求の範囲】

入力メモリーに貯えられた入力画像信号を所定パターン
に変換し、出力メモリに書込むよう−にした装置におい
て、上記入力画像をデμツク単位に分割し、この分割さ
れたブロックの上記所定パターンに変換された画像面上
における領域を演算し、上記ブロック内にある画素を上
記入力メモリから読出し、上記演算回路の出力に基づい
て上記画素のアドレス変換を行ない、上記出力メモリに
書込むようになされた画像変換装置。