JPS6163165A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、例えばテレビジョンにおいていわゆる演出効
果（ｐｒｏｄｕｃｔｉｏｎ　ｅｆｆｅｃｔｓ　）を発生
するためのビデオ信号処理装置に関するものである。

英国特許出願第８３０６７８９号には、フレーム記憶器
の記憶場所に、テレビジラン・ラスタ・フォーマットで
受信された入力ビデオ信号を書込むことによって演出効
果が発生され、この場合、前記記憶場所は、信号がそれ
らの記憶場所からテレビジョン・ラスタ・フォーマット
で続いて読取られる場合に、それらの信号が、画像を形
状、寸法または位置につきあるいは他の点につき変更す
るためにラスク内で再配列されるように選択される。

例えば寸法の変化はズーム・インまたはアウトの効果を
発生することができ、そのズームには回転またはスクロ
ールのような他の効果が伴ないうる。

入力信号に対する記憶場所の選択を可能にするために、
テレビジョン・ラスタにおける各画素位置に対応する位
置に、所望の効果を得るために入力ビデオ信号が書込ま
れるべきフレーム記憶器における記憶位置を識別するア
ドレス信号を含む形状記憶器が設けられる。画像の所望
の形状または他の特徴を記述する１組のアドレス信号は
アドレス・マツプと呼ばれる。通常、アドレス・マツプ
は粗く小分割されているにすぎず、例えば１つのフレー
ムの各第８番目のラインにおける各第８番目の画素に対
する１つのアドレスよりなる。例えば各第４番目のフィ
ールドを記述するシーケンスで変更効果を発生するため
にアドレス・マツプのシーケンスが与えられる。それら
のアドレスは粗いグリッド上に分布され、介在する画素
に対するアドレスおよび介在するフィールドに対するア
ドレスを発生するために、補間手段が設けられる。これ
によって、アドレスが「リアル・タイム」（ｒｅａｌ　
ｔｉｍｅ　）よシ遅い速度で読取られ、補間後に、入力
ビデオ信号をフレーム記憶器にリアル・タイムで書込む
ために用いられうる。

記憶されたマツプは、所望の演出効果を入れ込むことの
できるキーボードまたは他の制御手段を有するコンピュ
ータから形状記憶器に入れられる。

そのコンピュータはソフトウェア制御のもとて所望のマ
ツプに対するアドレスを発生するようになされている。

再配列されたビデオ信号が書込まれるフレーム記憶器に
おける各記憶場所は出力信号テレビジヨン・ラスタにお
ける画素に対応する。しかしながら、一般に、コンピュ
ータおよび補間手段によって与えられるアドレスはフレ
ーム記憶器における記憶場所と合致せず、４つの記憶場
所によって画定された矩形の領域内にあるであろう。従
って、フレーム記憶器に入力ビデオ信号（入力信号ラス
タにおける画素に関する）を書込む場合には、補間によ
って（この補間は前述したアドレス補間とは異なる）４
つの記憶場所間に信号を分配することが通常必要である
。このことは、各アドレスに対して４つまでの記憶場所
がアクセスされなければならないことを意味する。その
結果、各記憶場所は異なるアドレスに応答して複数回ア
クセスされなければならない。

上記英国特許出願に記載されている装置はビデオ効果を
リアル・タイムで発生する強力な手段を与える。しかし
ながら、発生される効果がズーム・インであるかあるい
はそれを含む場合には困難が伴なう。

ズームが進行するにつれて、コンピュータおよび補間手
段によって与えられるアドレスはさらに離れる方向に移
動するので、隣接入力画素に対するアドレスの離間がフ
レーム記憶器における記憶場所の離間を超えることにな
りうる。このことが生ずると、フレーム記憶器における
ある記憶場所が入力画素からの寄与を受取らないかある
いは部分的な寄与を受取るにすぎず、画像が発生された
場合に破断してみえる。このことが第１図に示されてお
り、同図では、フレーム記憶器における多数の記憶場所
が小さい円で示されている。それらの記憶場所のうちの
幾つかのもののアドレスがＸｎ。

”ｎ　’　”ｎ＋ｌＩ　”ｎ　’　Ｘｎｌ　Ｘｎｌ、；
およびＸｎｌＬｌｙｎ＋１としてそれぞれ示されている
。他方Ｘｎは、入力ビデオ信号の画素に対してコンピュ
ータおよび補間手段によって与えられる幾つかのアドレ
スを示している。図面に”ｋ＋　７ｋ　’　Ｘｋ＋ｔ＋
　）’ｋ　’およびＸｋ＋ｚ＋　ｙｋとして示されてい
るアドレスは、入力信号の１つのラインへにおける３つ
の連続した画素に対するアドレスａ、ｂおよびＣよりな
り、他方、アドレスＸｋ＋　）’に＋ｔ　’Ｘｋ＋１＋
　ｙｋ＋ｔ　　’およびＸｋ＋ｚ＋　ｙｋ＋ｔは、入力
信号の同じフィールドの次のライン４ｒｌ＋１における
３つの連続した画素に対するアドレスｄ、ｅおよびｆよ
シなる。

入力ビデオ信号に各入力画素が生ずると、その画素はコ
ンピュータおよび補間手段によってそれに与えられたア
ドレスに書込まれる。この場合の書込みは、画素ａによ
って示されうるように、フレーム記憶器における４つの
隣接した記憶場所に、すなわち、画素ａの場合には、Ｘ
ｎ、ｙｎ；Ｘｎ＋１゜”ｎ　’　Ｘｎｌ　”ｎ＋１　’
およびＸｎ＋１１　”ｎ＋１という４つの場所にその画
素を分配することによって行われ、またその分配は、上
記隣接記憶場所における仮想画素に対する上記画素ａの
重畳に関係づけられた割合でなされる。所要の演出効果
を含んだ出力ビデオ信号が、記憶場所に記憶された信号
をテレビジヨン・ラスタ・フォーマットで読取ることに
よって得られる。これが、第１図に示されている場合で
あり、ラインｔｍにおける連続場所から信号を読取り、
次にラインｔｍ＋ｔにおける連続場所から読取シ、そし
て他のラインにつき同様の読取りを行うことにより出力
信号が得られる。

第１図につき検討すると、それはズーム・インの演出を
表わしており、出力信号と入力信号との間のズーム係数
は１：２よシ小さいことがわかる。

またこの図は、フレーム記憶器における記憶場所の多く
が、ラインｔ０およびコラムＣ０における場所のような
入力画素からの寄与を受取らないことも示している。こ
れがために、出力信号が再生された場合に、画像が見掛
は上分解することになる。

このような望ましくない現象はズーム・イン効果に限ら
れるものではなく、画像が回転されたり、他の態様で位
置を移動されたりあるいは形状を変更されたりしている
場合にも生じうる。

本発明の目的は、上述の問題点を克服することであり、
本発明によれば、 ビデオ信号画素を記憶するための記憶場所を有する記憶
手段と、 入力ビデオ信号の画素を選択されたアドレスに書込むた
めの書込み手段と、 出力ビデオ信号を得るために、前記記憶場所に記憶され
た画素を順次的に読取るための読取シ手段と、 画像またはそれの一部分の寸法の変更を含む所望の変更
を与えられていることを除いて入力ビデオ信号と同じ画
像を前記出力ビデオ信号が表わすように前記書込み手段
に対する書込みアドレスを与え、前記書込み手段に対す
るアドレスの間隔が前記出力信号によって表わされる画
像に分解の生ずる危険性を軽減する態様で制限されうる
ようになされたセレクタ手段と、 前記出力信号によって表わされる画像の所望の膨張を生
じさせるような態様で前記出力ビデオ信号間に補間を行
う手段を具備するビデオ信号処理装置が提供される。

以下図面を参照して本発明の実施例について説明しよう
。

第２図において数字１は、テレビジョン・ラスタに関す
る書込みアドレスを画成する予め定められたグループの
信号を記憶するための形状ライブラリを示している。こ
のライブラリは磁気ディスク記憶器の形態をなしてお９
、かつそれは、形状のマツプを形成する粗いグリッド上
の各画素に対する三次元アドレスを記憶するようになさ
れており、１つの連続効果を形成するシーケンスでたと
えば各４番目のテレビジョン・フィールドに対して１つ
のマツプが与えられる。１つのアドレスの各ディメンシ
ョンは１６ビノト・ワードよ）なシ、それらのビットの
うちの１ビツトは７ラノグ・ビットであるが、それの目
的についてはここでは説明する必要はない。第６図にお
いて、フレームＡＢＣ（一部分だけが示されている）に
おけるドツトはこの装置のテレビジョン・ラスタにおけ
る画素位置を表わす。そのようにして表わされる画素は
各第８番目のライン上の各第８番目の画素だけからなり
、かつ記憶器１は各画素に対する三次元アドレスを記憶
する。フレームＡＢＣに対するアドレス・マツプは形状
のシーケンスを通じて出力画像の変換を行うために予め
定められたシーケンスを有するものであるとすると、Ａ
ＢＣの後の第４番目のフィールドであるとして示されて
いるＡ′Ｂ′Ｃ′のような後続のフレームに対して他の
アドレス・マツプが記憶される。アドレスが表わされる
画素の幾つかもこのフレーム上に示されている。数字２
は、キーボードまたはタッチ・タブレットのような他の
入力手段によって導入される指令に応答してアドレスを
発生するために用いられるコンピュータを示している。

ディスク記憶器１に対する制御器が数字３で示されてい
る。勿論、このディスク記憶器１は多数の他のマツプま
たはそれらのマツプのシーケンスを記憶するための容量
を有している。

ディスク記憶器ｌから読取られたアドレス信号は制御器
３を通じて、切換手段７により３個の２００００ワード
形状バツフア記憶器４．５および６に選択的に与えられ
る。１つのアドレス・マツプが４つのフィールドよりな
る期間で供給されるように、記憶器１から３つのバッフ
ァにシーケンスをなしてアドレス・マツプが供給される
ように、装置に対するシーケンサ（図示せず）によって
スイッチは調整される。従って、上記期間のあいだに、
アドレス・マツプがそれらのバッファのうちの２個で得
られ、その間に、第３のバッファには新しいアドレス・
マツプが書込まれる。これにより、テレビジョン画素速
度に比較して動作速度が比較的遅いにもかかわら、ず、
ディスク記憶器をアドレスするのに十分な時間が与えら
れる。問題にしている期間のあいだに、アドレス・マツ
プを既に含んでいる２つのバッファ、例えば４および５
が一時補間器８に並列に読込まれ、その一時補間器８は
、補間によって、例えば第２図におけるフレームＡＢＣ
からフレームＡ′Ｂ′Ｃ′までの４つのフィールド周期
のそれぞれに１つずつ、４つの粗いグリッド・アドレス
・マツプを発生する。両方のマッシＡＢＣおよびＡ′Ｂ
′Ｃ′におけるアドレスは、フレーム・タイミングがＡ
ＢＣのそれからＡ′−Ｂ／Ｃ／のそれに進行するのにと
もなって、補間されるアドレスに多かれ少なかれ寄与す
るものであり、従って「一時」補間という用語が用いら
れていることが理解されるであろう。補間器８は米国特
許出願第８３０６７８９号に記載されている型式のもの
である。補間されたアドレス・マツプはフレームごとに
第１の処理回路に供給される。

この時点では、アドレス・マツプはまだ粗いマツプであ
シかつアドレス信号は三次元であることが理解されるで
あろう。

処理回路９（第５図）は、補間器８から受信されたアド
レス信号を操作して各画像形状の動きの効果を生じさせ
るようになされている。操作された信号は次に第２の処
理回路１０に送られるが、この第２の処理回路１０は、
三次元アドレス信号を遠近法をもって単一の画像平面に
関係づけられた二次元アドレス信号に変換するようにな
されている。特定の粗いアドレス・マツプによって記述
される三次元形状がｘ、ｙおよび２のそれぞれにおける
６４Ｘ１００の座標によって表わされるとする。この場
合、Ｘはラインに沿った方向の座標であり、ｙはライン
を横切る方向の座標であシ、２は画像平面に対して直交
する座標である。三次元形状を移動させるためには、４
×４のマトリックス変換が用いられ、それらのうち３つ
が軸線のまわりでの回転を生じさせるため、さらに３つ
が軸線に沿った直線運動を生じさせるために用いられる
。

回転に対する変換は次のとおりである。

ただし、Ｗ＝ｃｏｓθ、　Ｘ　＝　（−ｓｉｎθ）Ｙ＝
ｓｉｎ０．　Ｚ＝ｃｏｓθ である。

変位に対する変換は次のとおりである。

Ｘ＝直線移動距離 Ｙ＝直線移動距離 Ｚ＝直線移動距離 三次元における任意所望の動きは、上記基本変換の多数
個を掛算することＫよって定義されうるものであり、マ
トリックス掛算の性質により、変換を掛算する順序が重
要であることに注意すべきである。処理回路９は、この
ようにして得られた移動変換を１２個の係数として補間
器８から三次元祖マツプに与えるようになされている。

それらの係数自体は、マトリックス掛算を実施するよう
になされたコンピュータ１１で評価される。コンピュー
タ１１で実施される特定の掛算は、画像形状の所望の動
きを装置に送ることのできるノヨイスティックまたは他
の手段のオにレータ制御によって決定される。粗いマツ
プ（特定のフィールドに対する）の１つのラインの操作
は次のように表わされうる。

ａ、ｂ、ｃ等の量はマトリックス掛算によって評価され
た係数である。ｄコラムは実際には用いられず、一般的
な結果として、画像運動を生じさせるための操作の後に
おいて、座標は、代表的なアドレス（運動後の）Ｘ・／
、ｙ！、ｚ、／に対して次のように表わされうる。

、ｚ　＝　ａ１ｘ４＋　ａｚ７１＋　ａ３Ｚｉ　＋　ａ
４１１′＝　ｂｌＸｉ　＋　ｂ２）’ｉ＋　ｂ３ｚｉ＋
　ｂ４Ｚ　ｔｈ／＝＝　ＣＩ　Ｘｉ　＋　Ｃ２ｙｉ　＋
　Ｃ３Ｚｉ　＋　Ｃ４処理回路９によって発生される操
作されたアドレスを三次元から二次元に変換する場合の
第２の処理回路１０の動作を説明するために第４図を参
照する。この図は、処理回路９によって計算されたアド
レスのＸおよび２座標Ｘ′および２′を示している（ｙ
座標ｙ′は図面ではみえない）。ライン１２は、画像が
視映のために投影されるべき画像平面（テレピノヨン受
像機の視映スクリーン）の位置を示し、Ｄは視映距離を
示す。この図は、画像平面上に二次元画像を正しい遠近
法をもって発生させるためには、座標Ｘ′がＸ“に変換
されなければならず、それに対応したｙ座標も同様にｙ
”に変換されなければならないことを示している。

この図は次のことを示している。

従って、 同様に、 によって処理回路９で直接発生される。上述したこの場
合、 または 処理回路１０において、し？という量は浮動小数点演算
を用いて得られる。

上記アルゴリズムが適用される態様が第５図および第６
図に示されている。処理回路９を示す第５図によれば、
一時補間器８からの１６ビノト・ワードの形をしたｘ、
　ｙ、　ｚアドレス信号がバッファ２０に供給され、そ
して掛算および蓄積回路２１に読込まれ、その回路２１
において、上述したｙ′、ｙ′および２′の評価が行わ
れる。各アドレス評価に対して必要とされる１２個の係
数は、コンピュータ１１で行われる上述したマトリック
ス掛算によって得られ、そして係数ＲＡＭ２２に送られ
、そこから１６ビツト・ワードとして回路２１に与えら
れる。回路２１からの出力信号は、それぞれ３つの座標
Ｘ′、ｙ′およびｚ〃よりなる一連のアドレスを構成す
る２４ピント・ワードである。これらの信号は、浮動小
数点変換器２４に印加される前にバッファ記憶器２３内
に一時的に保持され、変換器２４の出力は、１つのアド
レスの各座標につき、出力２５における５ビツトの指数
と、出力２６における１６ピノトの仮数よりなる。

第２の処理回路は、第６図に示されているように、掛算
器３０とルック・アップ・テーブル３１を具備している
。第５図からの出力２６は掛算器３０およびルック・ア
ンプ・テーブル３１に並列に印加される。ルック・アン
プ・テーブルは、騒〃の仮数を得るために各２皮棟の仮
数に応答し、そしてこの仮数を掛算器３０に印加し、そ
こでその仮数はそれに対応したｙ′およびｙ′仮数を掛
けられる。そのようにして得られた積が浮動小数点変換
器３２に供給される。処理回路ｌＯの出力２５に現われ
る各種の指数が加算器３３で加算され、早い方の指数は
ラッチ３４によって必要に応じて遅延される。第２の入
力から変換器３２への指数と、固定点をともなう変換器
の１６ビツトＸ“およびｙ“出力との和がシフト回路３
５に与えられる。このシフト回路は発生器３７から？ス
ト・スクロール信号を受信し、その発生器３７は、コン
ピユータ１１からの指令に応答して、座標の原点を画像
平面の中心からラスク走介のために必要とされる原点ま
で移動させる。

第２図において、処理回路１０の出力は、画素ビデオ信
号が出力ラスタで転送されるべき粗いアドレス・グリッ
ドにおける二次元アドレスよりなり、これらのアドレス
は入力画像に与えられるべき形状と運動との両方に依存
する。これらのアドレスは、１つおきのフィールド周期
のあいだに、他の形状記憶器４０および４１に交互に印
加され、かつ同様１つおきのフィールド周期のあいだに
しかし逆の順序でそれらの形状記憶器から読取られる。

記憶器４０および４１の読取り回路は、アドレスが、領
域計算回路４２と、それらのアドレスの間隔が予め定め
られた閾値を超えた場合に信号を発する回路１００とで
必要とされる順序に関係づけられたシーケンスでアドレ
ス信号をリタイム（ｒｅｔｉｍｅ　）する作用をする。

回路１００については後でさらに詳細に説明する。

リタイムされたアドレス信号は、掛算回路１０１を通じ
て前記領域計算回路４２に読取られる。回路４２は各ア
ドレスにつき（１０１で掛算された）、そのアドレスに
おけるアドレス・グリッドにおけるメツシュの領域を計
算するようになされている。

掛算器１０１の機能については後で説明するが、ここで
は、この掛算器は１を掛けるように設定されておシ、従
って、記憶器４０および４１からのアドレスは変更され
ない。第７図において、所定の入力画素に対する代表的
なアドレスはｘ：、ｙ≦′、であり、粗いアドレス・グ
リッドの上方、右側、下方および左側における画素のア
ドレスはそれぞれ、Ｘ「、）’１’　；Ｘ２’　、ｙ２
’　！　Ｘ３’、ｙｌ；およびｘ　ｊ／１ｙｌである。

記憶器４０または４１から得られたこれら４つのアドレ
スは次のアルゴリズム（ダン７は便宜上省略しである）
を用いてアドレスＸ、ｙにおけるメソシュ領域を計算す
るために回路４２で用いられる。

領域＝（ｘ２＋ｘ工）（ｙ２−ｙ工）　＋　（ｘ３＋ｘ
２　）　０’３７２）＋（ｘ４＋ｘ３）（ｙ４　ｙ３）
＋（ｘ１＋ｘ４）（ｙｌ　ｙ４）この計算は各粗いアド
レスに対して反復され、記憶器４０および４１からの数
字が所要の領域計算を発生するために正しい順序で計算
器４２に読取られる。その領域は符号のついた量である
ことに注意すべきである。

記憶器４０および４１からのアドレス信号のＸおよびｙ
成分は、各画素につき、各ビデオ信号が出力信号ラスタ
において占有すべきアドレスの各Ｘおよびｙ成分を入力
信号ラスタにおいて発生するために各ＸおよびＹ補間器
４４および４５に供給される。奇数番目および偶数番目
のラインにおける画素に対するアドレスが交互のフィー
ルド周期のあいだに発生される。上記２つの補間器はそ
れぞれ英国特許出願第８３０６７８９号の第８図に示さ
れている補間器と同様のものである。第１図に示されて
いるＸｋ、ｙｋのような１つの画素に対する補間された
アドレスについて考える。前述のように、このアドレス
は、出力信号が取り出されるフレーム記憶器における１
つの記憶場所のアドレスとは合致せず、第７図に示され
ているような４つのアドレスによって画成された矩形内
に存在する。各画素に対する補間されたアドレスは計算
器４６（第２図）ｅ　−）　２　）に与えられる。この
計算器４６は、各補間されたアドレスに対し、上述のよ
うに画定された４つの隣接アドレスを表わす信号を発生
しかつそれらの信号をアドレス信号として４つのフレー
ム記憶器４７〜５０に与えるルック・アップ・テーブル
を具備しうる。計算器４６はまた４つのフラクショナル
・アドレス信号を発生し、これらの信号はそれぞれ掛算
回路５１〜５４に与えられる。これらのフラクショナル
・アドレスは、アドレスＸｋ、ｙｋにおける画素とそれ
に隣接したアドレスにおける画素との重複領域に関係づ
けられている。これらのフラクショナル・アドレスは種
々の補間機能を用いて得られる。領域計算器４２は、前
述のようＫ、記憶器４０および４１からのアドレス信号
によって画定される粗いアドレスにおけるメツシュ領域
を表わす信号を発生する。これらの信号は領域補間器５
５（第２図−＃−ト１）に与えられる。領域補間器５５
は、密度補償係数にと呼ばれる補間された信号を入力信
号うスクにおける各画素につき発生するようになされて
いる。この信号は、各画素につき、掛算回路５６（第２
図）？−）２）に与えられる。領域補間器５５はまた、
各画素に対するメツシュ領域の符号を表わす信号を発生
し、この信号は、後で説明する理由により、２つの入力
ビデオ信号源５９および６０のうちのいずれを掛算器５
６に印加するかを選択するために、接続４３ａを通じて
入力ブート５７および５８に印加される。ここでは、ケ
°−ト５７が開いており、かつ入力ビデオ信号が信号源
５９から受信されて掛算器５６に印加されるものと考え
る。係数Ｋを掛算された各画素に対するビデオ信号は、
４つの掛算回路５１〜５４に並列に印加され、それらの
掛算回路において、フラクションル・アドレスを掛算さ
れる。このようにして得られたビデオ信号のフラクショ
ンは、ビデオ信号の所要の空間的補間を発生するために
、第７図に示されている記憶器内の各アドレスＸｎ。

ｙｎ；Ｘｎ＋４．ｙｎ；Ｘｎ、ｙｎ＋、；およびＸｎ＋
１１”ｎ＋　１に与えられる。各画素に対する書込み指
令信号は、コンピータ１１によって適当な時点で４つの
記憶器に並列に与えられる。

記憶器４７〜５０に対する入力ビデオ信号の書込みが１
つのフレーム周期にわたって継続すると、膨張が大きく
なければ、各記憶器におけるすべてのアドレスが一連の
ビデオ信号の７ラクシヨナル部分（これはある場合には
１または０でありうる）を受取るであろう。４つのフレ
ーム記憶器４７〜５０における同じアドレスは、各アド
レスにおける出力ビデオ信号を形成するのに必要とされ
る４つの入力画素から補間されたフラクションを受取る
であろう。出力信号は、４つのフレーム記憶器における
一連の同一アドレスから４つの７ラクシヨナル信号を読
取るために、接続６２を介して、コンピュータ１１から
順次的なアドレス信号およびそれに対応する読取り指令
信号を印加することによって得られる。４つのフラクシ
ョンは、出力ビデオ信号を形成するために、加算回路６
３で加算される。各フレーム記憶器における画素の１フ
イールドから読取りが生ずるのと同時に、画素の他のフ
ィールドにおいて書込みが生じ、それらの機能はフィー
ルド速度で交互に生じることが理解されるであろう。従
って、加算回路６３から読取られたビデオ信号のシーケ
ンスは、記憶器１から読取られるアドレス・マツプによ
って決定される変更と、処理回路７および１０によって
導入されつる移動とを伴う点を除いて、入力ビデオ信号
と同じ画像を表わす。ビデオ信号のりアドレッシング（
ｒａ−ａｄｄｒｅｓｓｉｎｇ　）は、出力信号ラスタに
おける画素に与えられるビデオ信号の密度を、画像の形
状変更または移動の関数として変化せしめうる。

しかしながら、掛算器５６は、画像における望ましくな
い輝度変化を回避するために、信号密度に逆比例してビ
デオ信号を増幅するかあるいは減衰させる。

計算器４２によって得られた領域の符号を表わすコンピ
ュータ１１からの信号が符号を変更したとすると、それ
は、画像が１つの表面の外側かＧ内側に変ったことを示
す。例えば、処理回路９および１０を用いて中空筒状体
を回転させると、その回転にともなって、筒状体の外表
面および内表面の異なる部分が見えることがちシうる。

このような状況に対応するために、信号源５９および６
０は、外表面および内表面をそれぞれ表わすビデオ信号
を与えるようになされておシ、かつ領域符号信号が、符
号信号に依存して、出力ラスタの異なる画素に対するビ
デオ信号を選択する。

本発明によれば、出カビ、デオ信号が後読取り補間手段
１０３に印加され、この補間手段１０３は、信号発生回
路１００からのズーム信号に応答して動作する。回路１
００は、各フィールド周期のあいだに記憶器４０または
４１からのアドレス信号によって要請される最大の水平
方向膨張および最大の垂直膨張を横１するようになされ
ている。どちらかの膨張の程度がそれぞれの予め定めら
れた閾値を超えると、回路が、場合に応じて水平ズーム
係数または垂直ズーム係数と呼ばれる信号を伝送する。

前記閾値は、防止策が講じられない場合には、出力信号
によって表わされる画像を（第１図について説明したよ
うに）分解させはじめる程度の膨張に対応するように設
定される。各ズーム係数信号は実際には１かあるいは１
よりも小さくかつ上記のような分解を防止するのに必要
とされるピクチャ圧縮を表わすようになされる。水平ズ
ーム係数信号が回路１００によって伝送される場合には
、その信号は掛算器１０１に印加され、その掛算器１０
１は、記憶器４０″または４１からの各アドレスのＸ成
分にズーム係数を掛けるような態様で動作し、アドレス
における水平間隔を、ピクチャ分解を回避するのに十分
なだけ、減少させる。同時に、ズーム係数が、後読数シ
補間回路１０３に制御信号として印加され、出力信号に
よって表わされた画像をＸ方向にズーム係数の逆数だけ
膨張させるような態様で、出力信号の各ラインにおける
他の画素を補間することによって上記間隔の減少を補償
する。垂直ズーム係数信号が回路１００によって伝送さ
れる場合にも同様の効果が発生されるが、この場合には
、画像はｙ方向に膨張される。さらに、その回路によっ
て水平および垂直両方向のズーム係数が発生されると、
画像はＸおよび７両方向に膨張される。第８図に示され
ているように、回路］００はデノタル引算回路１０４と
２ステーノ・ラッチ１０５を具備している。第７図を参
照すると、アドレスＸ。、ｙｏ（ここでもダソシは便宜
上省略する）におけるメソシュ領域を計算する目的のた
めに、記憶器４ｏまたは４１から粗いアドレス信号を読
取る順序が、Ｘｌ＋　ｙｌ　１　Ｘ２１　ｙ２　；ＸＯ
Ｉ　７０　＋Ｘ３＋　ｙ３　；　Ｘ４１　ｙ、、　；　
ＸＯＩ　５’。＋となるようになされている。

ラッチ１０５および引算回路１０４は、次のような結果
を発生するように装置のシーケンサによって制御される
。アドレス成分Ｘ□、ｙ工およびＸ２、ｙ２かラッチ１
０４に書込まれ、次に引算回路１０４においてＸｏおよ
びｙ。からそれぞれ引算されて、次のような差を生ずる
。

Ｘｏ−χＬ　”　ＸＶ ｙｏ−ｙ１＝ｙＶ Ｘｏ　　Ｘ２　””　ＸＨ ｙｏ−ｙ２＝ｙＨ 入力画像と出力画像との間に膨張（または収縮）が存在
しない場合には、差Ｘｙおよび７Ｈはゼロと１）・ｙＶ
およびＸＨは８となるであろう。

ＸＨおよびＸｙの差は、７レーム記憶器４７〜５０にお
ける多数の記憶場所として表わされるＸｌ、７１および
Ｘ２．７２間の隣接アドレスのラインに沿った方向の平
均間隔の目安である。同様に、ＸｙおよびＸＨの差は、
Ｘ工、ｙｏおよびＸ２．７２間の隣接アドレスのライン
を横切る方向における平均間隔の目安である。上述の動
作は、Ｘ３、）’３　；　Ｘ４１　ｙ４；Ｘｏ、ｙｏ；
　等のような記憶器４０および４１か□らの３つのアド
レスの他のグループに対して反復される。

４つの信号ＸＨＳＸＶ１ｙＶ、ｙＨの各グループがマグ
ニチュード比較器１０６にシーケンスをなして供給され
、その比較器において、４ステーソ記憶器１０７からの
４つの信号のうちの各１つと比較される。この記憶器の
ステージは、任意のフィールド周期で生ずるＸＨ，ＸＶ
％ｙｖおよび３’Ｈの最大値を記憶するために設けられ
ている。各フィールド周期の頭初において、記憶器１０
７のすべてのステージがリセット人力１０８によってゼ
ロにリセットされる。信号Ｘｖが回路１０４から比較器
１０６に印加されると、その信号は記憶器１０７のＸｖ
ステーノにおける信号と比較される。その印加された信
号の方が大きい場合には、ケ゛−ト信号が比較器から接
続１４０を介してｒ−）１０９に印加され、そのダート
が開かれて上記印加された信号を、記憶器１０７のｘｖ
ステーノに、そこに既に存在する信号に代えて、書込ま
せる。この動作モードは、任意のフィールド周期の終シ
にＸＶステーノに記憶された信号を、そのフィールド時
に生ずベキＸ■の最大値にすることが理解されるであろ
う。同じことが記憶器１０７のＸＨ，ｙｙおよびｙＨス
テージにお、ける信号についても該当する。フィールド
周期の終シにおいて、ＸＨ，Ｘｙ、ｙＶ、ｙＨの記憶さ
れた最大値が読出され、ルック・アップ・テーブル１１
０に印加され、そのルック・アップ・テーブルは、これ
らの最大値に応答して、次のフィールド周期に対する水
平および垂直ズーム係数を与える。ＸＨおよびＸＶＯ差
が、ビクチャ分解が生じやすい閾値より小さい場合には
、次のフィールドに対するルック・アップによって与え
られる水平ズーム係数は１となり、かつ掛算回路１０１
および入力読取り補間回路１０３はそのフィールド時に
おける回路の動作には影響を及ぼさない。同様に、ｙｖ
およびｙＨＯ差が閾値よシ小さい場合には、ルーフ・ア
ンプ・テーブルによって与えられる垂直ズーム係数は１
となる。他方、信号ＸＨ，Ｘｙおよび／またはｙＶ、ｙ
Ｈがピクチャ分解の可能性を示す場合には、ルック・ア
ップ・テーブル１１０によって選択された各水平ズーム
および／または垂直ズーム係数はｌよシも大きく、かつ
各フィールド周期時に記憶器４０または４工から読取ら
れるアドレスの水平成分および／または垂直成分は、ピ
クチャ分解を禁止するために、各ズーム係数だけ減少さ
れる。同時に、後読数シ補間回路１０３が動作状態とな
る。

第９図に示されているように、後読取り補間回路１０３
は、Ｘカウンタ１１１とＸカウンタ１１２を有するアド
レス発生器を具備してＡる。Ｘカウンタは画素クロック
・ノぐルスをカウントし、Ｙカウンタはライン・・ゼル
スをカウントする。これらのカウンタのカウントは、時
分割多重化スイッチ１１３を通じて掛算回路１１４に印
加される。その掛算回路１１４には、各時点で、ルック
・アップ・テーブル１１０から水平および垂直ズーム係
数が供給される。ライン周期のあいだに、スイッチ１１
３が切換えられて、水平ズーム係数（これは１であるか
あるいは１より小さい）を掛算された画素カウントがア
ドレス回路１１５に印加され、またそのアドレス回路に
は水平ポスト・スクロール信号が印加される。この信号
は画素カウントに対する固定オフセントを表わし、画素
またはＸアドレスが画像平面上の中間位置まで選択的に
シフトされうる。ライン復帰期間のあいだ、スイッチ１
１３が切換えられて、Ｙカウンタからのライン・カウン
トが垂直ズーム係数を掛算されそして加算回路１１４に
印加され、垂直ポスト・スクロール信号に加算された場
合に、ラインまたはＸアドレスを発生する。画素または
ＸアドレスおよびラインまたはＸアドレスはそれぞれラ
ッチ１１５および１１６に供給される。掛算回路１１３
で用いられる係数は１〜／２１６　の範囲内にあ夛うる
ので。

６３５５６個までの画素が、記憶器４７〜５０の隣接し
た記憶場所における２つの画素間に補間されうる。ラッ
チ１１６および１１７に記憶されたアドレスは一般的に
整数部分（０，１，２、・・・・・・）と分数部分よシ
なり、各アドレスの水平成分は１つのフィールドにおけ
る各ライン周期のあいだ徐々に増大し、他方、垂直成分
はライン周期からライン周期まで増大するであろう。各
場合における増大は各ズーム係数に依存しかつそれは１
〜彬１６の範囲でありうる。

後読取り補間回路１０３はまた３つのライン記憶器１２
０．１２１および１２２を具備している。

これらの記憶器はスイッチ１４１を介して加算回路６３
に接続されておシ、そのスイッチ１４１は、記憶器４７
〜５０から読取られた画素の一連のラインが記憶器１２
０．１２１および１２２に周期的順序をもって書込まれ
るように、して、装置のシーケンサによって制御される
。このようにして、任意のフィールドにおける２番目の
ライン周期の後の各ライン周期のあいだに、画素の２つ
のラインが、上記ライン記憶器のうちの２つ、すなわち
例えばライン記憶器１２０および１２１における補間の
ために得られる。記憶器４７〜５０から読取られたライ
ンの垂直アドレスはラッチ１１７に記憶され念カウント
の整数部５分によって制御される。

例えばラインｎは記憶器１２０に記憶され、ラインｎ＋
１は記憶器１２１に記憶される。Ｘアドレス・ラッチに
おけるアドレスの整数部分は、読取りのために利用でき
る２つのライン記憶器、すなわち今考えている場合には
記憶器１２０および１２１に読取シアドレスとして印加
される。アドレスの整数部分がｍであるとし、このアド
レスが生ずると、ラインにおける場所ｍからの画素がラ
ッチ１２３および１２４に読込まれ、他方、位置ｍ＋１
における画素はラッチ１２５および１２６に読込まれる
。上述の動作を得るのに必要な切換えは、切換回路１２
９で行われる。記憶器１２０、１２１および］２２から
の読取）は、ズーム係数に依存して各ラインがそれらの
記憶器から数回読取られなければならな論から、非破壊
的に実施される。ラッチ１１６および１１７におけるＸ
およびｙアドレスの分数部分は補間の目的のための分数
アドレスとして作用し、かつそれらは、４つの掛算器１
３０〜１３３に適用する・ための４つの補間係数を発生
する。これらの掛算器にはラッチ１２３〜１２６に一時
的に保持された画素も供給され、それらの画素には補間
係数が掛算される。

それら４つの掛算器からの積は加算回路１３４に供給さ
れ、この加算回路１３４が上記４つの積を結合して、ラ
ッチ１】６および１１７に記憶されたアドレス（整数お
よび分数）によって任意の時点において識別されるアド
レスに位置づけられた画素の値を合成する。補間のプロ
セスは第１図および第２図に関する上記の説明から理解
されるであろうと考えられるので、これ以上説明する必
要はない。しかしながら、第９図に示された構成は、上
述した補間によって、第２図に示された回路１００およ
び掛算器１０１によって発生される膨張に対する禁止効
果を補償すると考えられる。ズーム係数が両方とも１で
ある場合には、第９図に示された回路は出力信号におけ
るある程度の遅延以外の何らの作用をも生じない。第８
図および第９図の回路は、ズーム係数が閾値以下にもど
ると、もちろん自動的に透明状態に復帰する。

図面について説明した装置においては、掛算器１０１は
回路１００からのズーム係数信号に応答して、最大間隔
がフレーム記憶器４７〜５０における記憶場所の間隔を
超える傾向がある場合には、記憶器４０．４１から取り
出されるアドレスの間隔を減少させる。しかしながら、
この掛算器は必須不可欠ではない。水平および垂直ズー
ム係数は、例えば信号処理回路９におけるような装置の
他の部分において実施される信号処理では不明確である
。従って、他の型式の装置では、処理回路９および／ま
たは他のアドレス処理回路は、任意のフィールドに該当
する各ズーム係数が、分解のはじまる閾値を超えること
がないように制御される。

この型式のものでは、処理回路９またはある種の他のア
ドレス処理回路は、所望される全体の膨張を発生するた
めに最終的な画像に必要とされる膨張を表わす水平およ
び垂直掛算器信号を与えるように構成される。これらの
信号は、出力ビデオ信号の補間が生ずる前に、回路１０
０によって得られるズーム係数信号を掛算させられる。

第８図おらび第９図に示された装置の動作には他の点で
は変更がない。

上述した装置の幾つかの例では、例えば爆発の効果を発
生したい場合には、予備書込み膨張を禁止することが望
まれないかも知れない。このような状況に対処するため
に、選択にもとづいて、回路１００の動作を自動的に禁
止するための手段を設けてもよい。

後読数シ補間を実施する場合には、フレーム記憶器４７
〜５０からの画素の２インの全個数のうちの一部分だけ
を読取ることが要求されうる。フレーム記憶器における
記憶解体の残りのライン、および補間に用いられない他
のラインの任意の部分を消去するため、あるいは基準に
復帰するためには、読取りが生じていないライン周期を
利用しうる。

【図面の簡単な説明】

第１図は本発明の説明に供する図、第２図は本発明の実
施例を示す２つの部分（−ン−）１および２）よりなる
ブロック図、第３図および第４図は第２図に示された実
施例の動作を説明するための図、第５図および第６図は
第２図の各部分をさらに詳細に示す図、第７図は第２図
の実施例の動作を説明する図、第９図は出力ビデオ信号
間に補償のだめの補間を発生するための手段を示すブロ
ック図である。 図面において、１はディスク記憶器、３は制御器、４．
５．６は形状バッファ記憶器、７は切換手段、８は一時
補間器、９．１０は処理回路、２０はバッファ、２１は
掛算および蓄積回路、２２は係数ＲＡＭ、２３はバッフ
ァ記憶器、２４は浮動小数点変換器、３０は掛算器、３
１はルック・アップ・テーブル、３２は浮動小数点変換
器、３３は加算器、３４はラッチ、３５はシフト回路、
４０．４１は形状記憶器、４２は領域計算回路、４４．
４５は補間器、４６は計算器、４７〜５０はフレーム記
憶器、５１〜５４は掛算回路、５５は領域補間器、５６
は掛算回路、５７．５８は入カケ９−ト、５９．６０は
入力ビデオ信号源、６３は加算回路、１０１は掛算器、
１０３は後読取り補間回路、１０４はデジタル引算回路
、１０５はラッチ、１０６はマグニチュード比較器、１
０７は記憶器、１１０はルック・アップ・テーブル、１
１１はＸカウンタ、１１２はＸカウンタ、１１３は時分
割多重スイッチ、１１４は掛算回路、１１５．１１６．
１１７はラッチ、１２０，１２１．１２２はライン記憶
器、１２３〜１２６はランチ、１２９は切換回路、１３
０〜１３３は掛算器をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １、ビデオ信号画素を記憶するための記憶場所を有する
   記憶手段と、 選択されたアドレスに入力ビデオ信号の画素を書込むた
   めの書込み手段と、 出力ビデオ信号を得るために、前記記憶場所に記憶され
   た画素を順次的に読取るための読取り手段と、 画像またはそれの一部分の寸法の変更を含む所望の変更
   を与えられていることを除いて入力ビデオ信号と同じ画
   像を前記出力ビデオ信号が表わすように前記書込み手段
   に対する書込みアドレスを与え、前記書込み手段に対す
   るアドレスの間隔が前記出力信号によって表わされる画
   像に分解の生ずる危険性を軽減する態様で制限されうる
   ようになされたセレクタ手段と、 前記出力信号によって表わされる画像の所望の膨張を生
   じさせるような態様で前記出力ビデオ信号間に補間を行
   う手段を具備するビデオ信号処理装置。 ２、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記セレクタ手段が前記アドレス信号間の間隔
   を決定するための手段と、前記間隔に関係づけられた係
   数信号を発生する手段と、前記間隔を制限するように前
   記書込みアドレスを修正するために前記係数信号を利用
   する手段を具備する前記装置。 ３、特許請求の範囲第２項記載のビデオ信号処理装置に
   おいて、前記セレクタ手段がさらに、前記係数が閾値を
   超えた場合に前記アドレス信号に前記係数信号を掛算し
   て、前記アドレス間の間隔を制限する手段を具備してい
   る前記装置。 ４、特許請求の範囲第３項記載のビデオ信号処理装置に
   おいて、前記補間手段が、前記係数に対する入力手段と
   、出力画像が前記係数の逆数によって決定された程度だ
   け膨張されるように前記出力信号を補間する手段を具備
   している前記装置。 ５、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記セレクタ手段の動作を禁止するための手段
   が設けられている前記装置。 ６、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記セレクタ手段が画像またはそれの一部分の
   寸法の変化を生じさせるためのオペレータ操作に応答す
   るようになされており、前記セレクタ手段によって与え
   られるアドレスに応答して、前記寸法の変化から生じた
   画像膨張を表わす１またはそれ以上の信号を生ずる手段
   と、前記膨張が分解レベルを超えようとする場合にその
   膨張を制限するように前記アドレスを修正する手段が設
   けられ、前記補間手段は前記出力ビデオ信号の補償膨張
   を発生するようになされている前記装置。 ７、特許請求の範囲第１項記載のビデオ信号処理装置に
   おいて、前記画像膨張を表わす１またはそれ以上の信号
   を発生する手段は、隣接アドレスの平均間隔をそれぞれ
   水平方向および垂直方向に表わす信号を発生するように
   なされており、かつ前記アドレスを修正する手段は前記
   信号のいずれかが分解レベルを超えた場合に動作するよ
   うになされている前記装置。 ８、画像を表わす画素を受取る手段と、 前記画像の所望の表示を画成する手段と、 前記表示またはそれの一部分を、それが予め定められた
   閾値より大きい膨張を呈する場合に、収縮させる手段と
   、 画素記憶手段と、 前記画成手段に応答して、収縮を含む前記表示に合致し
   た前記記憶手段における選択されたアドレスに、受取っ
   た画素を与える手段と、 前記記憶手段から前記画素を読取る手段と、前記収縮を
   補償するために記憶手段から読取られた画素間に補間す
   る手段を具備したビデオ信号処理装置。