JPH06350916A - デジタル特殊効果装置の座標変換回路 - Google Patents
デジタル特殊効果装置の座標変換回路Info
- Publication number
- JPH06350916A JPH06350916A JP5165187A JP16518793A JPH06350916A JP H06350916 A JPH06350916 A JP H06350916A JP 5165187 A JP5165187 A JP 5165187A JP 16518793 A JP16518793 A JP 16518793A JP H06350916 A JPH06350916 A JP H06350916A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- coordinate
- constant
- unit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 画素アドレスに応じて複数の異なる座標変換
を行い、画面を分割した各部に対して異なる座標変換効
果を与える。 【構成】 座標変換部１１９を構成する乗算器１０１〜
１０８、加算器１０９〜１１６等に対して与える定数パ
ラメータａ〜ｆ，ｐ〜ｕを、必要な複数組だけ予め演算
して保持するパラメータメモリ１２０を備え、画素の入
力座標値Ｘｉ，Ｙｉにより前記パラメータメモリ１２０
に保持されている、どの定数パラメータの組を用いるべ
きかを決定するためのパラメータ選択演算部１２２とを
備えることにより、座標変換パラメータを１画面内で複
数与え、１画面内で複数の座標変換を行うことができ
る。
を行い、画面を分割した各部に対して異なる座標変換効
果を与える。 【構成】 座標変換部１１９を構成する乗算器１０１〜
１０８、加算器１０９〜１１６等に対して与える定数パ
ラメータａ〜ｆ，ｐ〜ｕを、必要な複数組だけ予め演算
して保持するパラメータメモリ１２０を備え、画素の入
力座標値Ｘｉ，Ｙｉにより前記パラメータメモリ１２０
に保持されている、どの定数パラメータの組を用いるべ
きかを決定するためのパラメータ選択演算部１２２とを
備えることにより、座標変換パラメータを１画面内で複
数与え、１画面内で複数の座標変換を行うことができ
る。
Description
【０００１】
【産業上の利用分野】本発明は座標変換回路に関し、特
にデジタル化された映像信号を実時間で処理するデジタ
ル特殊効果装置の座標変換回路に関する。
にデジタル化された映像信号を実時間で処理するデジタ
ル特殊効果装置の座標変換回路に関する。
【０００２】
【従来の技術】従来のデジタル特殊効果装置の一例が図
５に示されている。同図において、１は入力映像信号、
２は入力映像信号１を入力して処理する入力処理部、３
はその処理された映像信号を記憶する映像メモリ、４は
映像メモリからの出力を処理する出力処理部、５は出力
処理部４から出力される出力映像信号、６は映像メモリ
３に書込みアドレスを出力する書込みアドレス発生部、
７は映像メモリ３に読出しアドレスを出力する読出しア
ドレス発生部、９は上記読出しアドレスを修飾するアド
レス修飾部、８は上記読出しアドレスを発生する基本ア
ドレス発生部であり、読出しアドレス発生部７はアドレ
ス修飾部９及び基本アドレス発生部８より構成されてい
る。また、１０は読出しアドレス発生部７を制御する効
果制御部である。
５に示されている。同図において、１は入力映像信号、
２は入力映像信号１を入力して処理する入力処理部、３
はその処理された映像信号を記憶する映像メモリ、４は
映像メモリからの出力を処理する出力処理部、５は出力
処理部４から出力される出力映像信号、６は映像メモリ
３に書込みアドレスを出力する書込みアドレス発生部、
７は映像メモリ３に読出しアドレスを出力する読出しア
ドレス発生部、９は上記読出しアドレスを修飾するアド
レス修飾部、８は上記読出しアドレスを発生する基本ア
ドレス発生部であり、読出しアドレス発生部７はアドレ
ス修飾部９及び基本アドレス発生部８より構成されてい
る。また、１０は読出しアドレス発生部７を制御する効
果制御部である。
【０００３】入力映像信号１は、まず、入力処理部２に
加えられる。入力処理部２はアナログ信号のＰＣＭデジ
タル化、輝度信号と色信号の分離などを行なう。入力処
理部２でデジタル化された出力データは、書込みアドレ
ス発生部６が入力映像に同期して順次発生するアドレス
に従って、映像メモリ３に書込まれる。映像メモリ３に
書込まれた映像データは後述する読出しアドレスに従っ
て読み出され、出力処理部４にて背景画信号との合成や
輝度信号と色信号との合成などを行ない出力映像信号５
として出力される。
加えられる。入力処理部２はアナログ信号のＰＣＭデジ
タル化、輝度信号と色信号の分離などを行なう。入力処
理部２でデジタル化された出力データは、書込みアドレ
ス発生部６が入力映像に同期して順次発生するアドレス
に従って、映像メモリ３に書込まれる。映像メモリ３に
書込まれた映像データは後述する読出しアドレスに従っ
て読み出され、出力処理部４にて背景画信号との合成や
輝度信号と色信号との合成などを行ない出力映像信号５
として出力される。
【０００４】以上のうち、入力処理部２、映像メモリ
３、書込みアドレス発生部６、出力処理部４のそれぞれ
の構成は、本発明とは直接関係しないため、任意のもの
を使用できる。
３、書込みアドレス発生部６、出力処理部４のそれぞれ
の構成は、本発明とは直接関係しないため、任意のもの
を使用できる。
【０００５】一般に特殊効果は、読出しアドレス発生部
７にてアドレスを書込みアドレスとは異なった順序で発
生させることで実現する。すなわち、図５において、書
込みアドレスと同様な順次アドレスを発生する基本読出
しアドレス発生部８の出力をそのまま映像メモリ３の読
出しアドレスに用いれば（図示せず）出力映像は入力映
像と同一になるが、読出しアドレス修飾部９を用いてこ
れを変化させることにより入力とは異なった映像出力が
得られる。効果制御部１０はこのような読出しアドレス
修飾部９の動作を決定する制御部である。
７にてアドレスを書込みアドレスとは異なった順序で発
生させることで実現する。すなわち、図５において、書
込みアドレスと同様な順次アドレスを発生する基本読出
しアドレス発生部８の出力をそのまま映像メモリ３の読
出しアドレスに用いれば（図示せず）出力映像は入力映
像と同一になるが、読出しアドレス修飾部９を用いてこ
れを変化させることにより入力とは異なった映像出力が
得られる。効果制御部１０はこのような読出しアドレス
修飾部９の動作を決定する制御部である。
【０００６】従来、この種のアドレス修飾部の一例とし
て、図２に示す構成の座標変換回路が知られている。
て、図２に示す構成の座標変換回路が知られている。
【０００７】この回路は、３次元空間内でのアフィン変
換と透視変換とを合成したバイリニア変換を実現するも
のであり、この構成の座標変換回路によれば、拡大・縮
小・平行移動・回転移動が任意に行える他、透視変換の
視点位置や斜交座標系への変換も組合わせて行える汎用
性の高いものである。
換と透視変換とを合成したバイリニア変換を実現するも
のであり、この構成の座標変換回路によれば、拡大・縮
小・平行移動・回転移動が任意に行える他、透視変換の
視点位置や斜交座標系への変換も組合わせて行える汎用
性の高いものである。
【０００８】図２において、ａ，ｂ，ｃ，ｄ，ｅ，ｆ，
ｐ，ｑ，ｒ，ｓ，ｔ，ｕの１２個のパラメータは定数で
あり、Ｘｉ，Ｙｉは入力座標値である。これら定数およ
び座標値を乗算器１０１〜１０８および加算器１０９〜
１１６、割算器１１７〜１１８により演算し出力座標値
Ｘｏ，Ｙｏを得るものである。
ｐ，ｑ，ｒ，ｓ，ｔ，ｕの１２個のパラメータは定数で
あり、Ｘｉ，Ｙｉは入力座標値である。これら定数およ
び座標値を乗算器１０１〜１０８および加算器１０９〜
１１６、割算器１１７〜１１８により演算し出力座標値
Ｘｏ，Ｙｏを得るものである。
【０００９】一般に、デジタル特殊効果装置において
は、１画素単位の演算に許容される時間は通常７０〜７
４ｎｓであり、演算には専用の乗算器あるいは加算器が
必須である。そこで前記１２個の定数パラメータはフィ
ールド時間単位（ＮＴＳＣ方式の場合１６．７ｍｓ）に
マイクロプロセッサ等により演算を行い、垂直ブランキ
ング期間内に座標変換回路に設定しておくことにより表
示期間には座標変換回路にて画素単位に演算が行われる
よう構成する。これにより任意の座標変換と高速性の両
方を解決しようとしている。
は、１画素単位の演算に許容される時間は通常７０〜７
４ｎｓであり、演算には専用の乗算器あるいは加算器が
必須である。そこで前記１２個の定数パラメータはフィ
ールド時間単位（ＮＴＳＣ方式の場合１６．７ｍｓ）に
マイクロプロセッサ等により演算を行い、垂直ブランキ
ング期間内に座標変換回路に設定しておくことにより表
示期間には座標変換回路にて画素単位に演算が行われる
よう構成する。これにより任意の座標変換と高速性の両
方を解決しようとしている。
【００１０】
【発明が解決しようとする課題】以上示した従来技術に
よれば、定数パラメータを変化させるのはフィールド単
位であり、したがって一枚の画面を構成する全画素に対
して同一の変換が行われるため、効果としては単調であ
るという欠点があった。また一枚の画面を分割したり、
分割した各部分に対し異なる変換を与えるためには上記
アドレス変換回路の他に専用の変換回路を設ける必要が
あり、回路が複雑になるという欠点があった。
よれば、定数パラメータを変化させるのはフィールド単
位であり、したがって一枚の画面を構成する全画素に対
して同一の変換が行われるため、効果としては単調であ
るという欠点があった。また一枚の画面を分割したり、
分割した各部分に対し異なる変換を与えるためには上記
アドレス変換回路の他に専用の変換回路を設ける必要が
あり、回路が複雑になるという欠点があった。
【００１１】さらに、画素単位で異なる変換演算を行わ
せようとしても、１画素あたり７０〜７４ｎｓの期間で
演算を行う必要があるため、最高性能のマイクロプロセ
ッサをもってしても実現不可能であった。また、画素単
位の変換ほど細かくなくても、例えば１画面内で複数
（数組〜１０数組程度）の変換を実現する場合であって
も画素の切り替り部分では前記７０〜７４ｎｓの期間で
演算しなければならないことにはかわりない。
せようとしても、１画素あたり７０〜７４ｎｓの期間で
演算を行う必要があるため、最高性能のマイクロプロセ
ッサをもってしても実現不可能であった。また、画素単
位の変換ほど細かくなくても、例えば１画面内で複数
（数組〜１０数組程度）の変換を実現する場合であって
も画素の切り替り部分では前記７０〜７４ｎｓの期間で
演算しなければならないことにはかわりない。
【００１２】本発明はこのような状況に鑑みてなされた
ものであり、簡単な回路により、１画面内で複数の座標
変換を実現することのできるデジタル特殊効果装置の座
標変換回路を提供することを目的とする。
ものであり、簡単な回路により、１画面内で複数の座標
変換を実現することのできるデジタル特殊効果装置の座
標変換回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明のデジタル特殊効
果装置の座標変換回路は、画素の座標値を入力とし定数
パラメータを与えて画素単位で座標変換をする座標変換
手段と、所定の複数組の定数パラメータを記憶する記憶
手段と、画素の座標値に従って、記憶手段が記憶する定
数パラメータを選択制御する選択演算手段とを有する。
果装置の座標変換回路は、画素の座標値を入力とし定数
パラメータを与えて画素単位で座標変換をする座標変換
手段と、所定の複数組の定数パラメータを記憶する記憶
手段と、画素の座標値に従って、記憶手段が記憶する定
数パラメータを選択制御する選択演算手段とを有する。
【００１４】
【作用】本発明のデジタル特殊効果装置の座標変換回路
においては、選択演算手段の選択結果出力を用いて、記
憶手段が保持する定数パラメータのうち必要な１組が選
択され、座標変換手段により座標変換が行われる。これ
により、１つの画面内において画素アドレスに応じて複
数の異なった座標変換が行われる。
においては、選択演算手段の選択結果出力を用いて、記
憶手段が保持する定数パラメータのうち必要な１組が選
択され、座標変換手段により座標変換が行われる。これ
により、１つの画面内において画素アドレスに応じて複
数の異なった座標変換が行われる。
【００１５】
【実施例】図１に、本発明の一実施例を示す。図１にお
いて、１１９は座標変換部、１２０はパラメータメモリ
である。座標変換部１１９は、図２に示すような構成で
あり、乗算器１０１〜１０８、加算器１０９〜１１６、
除算器１１７〜１１８を有している。座標変換部１１９
は、パラメータメモリ１２０の出力であるａ，ｂ，ｃ，
ｄ，ｅ，ｆ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕの１２個のパラメ
ータを用いて、入力座標値Ｘｉ，Ｙｉを座標変換して出
力座標値Ｘｏ，Ｙｏを得るものである。
いて、１１９は座標変換部、１２０はパラメータメモリ
である。座標変換部１１９は、図２に示すような構成で
あり、乗算器１０１〜１０８、加算器１０９〜１１６、
除算器１１７〜１１８を有している。座標変換部１１９
は、パラメータメモリ１２０の出力であるａ，ｂ，ｃ，
ｄ，ｅ，ｆ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕの１２個のパラメ
ータを用いて、入力座標値Ｘｉ，Ｙｉを座標変換して出
力座標値Ｘｏ，Ｙｏを得るものである。
【００１６】パラメータアドレス制御部１２１は、パラ
メータ選択演算部１２２の選択結果出力Ｓを用いて、パ
ラメータメモリ１２０が保持する定数パラメータのうち
必要な１組を選択し、パラメータメモリ１２０から出力
するよう制御する。
メータ選択演算部１２２の選択結果出力Ｓを用いて、パ
ラメータメモリ１２０が保持する定数パラメータのうち
必要な１組を選択し、パラメータメモリ１２０から出力
するよう制御する。
【００１７】効果制御部１２３は１フィールド期間に必
要な複数のパラメータ組を演算し、垂直ブランキング期
間内にパラメータメモリ１２０内に格納する。このパラ
メータ組の演算においては、一般に高性能なマイクロプ
ロセッサを用いることにより、１フィールド期間内に数
組〜１０数組のパラメータ組を演算することは全く支障
が無い。
要な複数のパラメータ組を演算し、垂直ブランキング期
間内にパラメータメモリ１２０内に格納する。このパラ
メータ組の演算においては、一般に高性能なマイクロプ
ロセッサを用いることにより、１フィールド期間内に数
組〜１０数組のパラメータ組を演算することは全く支障
が無い。
【００１８】パラメータ選択演算部１２２の一例として
は、図３に示す構成が挙げられる。図３において、１２
３は除算器である。この構成は、図４に示すように、画
面を分割してそれぞれ異なるＸ軸中心の回転を施した効
果を与えるものである。図４において、１２４は分割さ
れた画面である。パラメータ選択演算部１２２が図３に
示すような構成を有する場合には、パラメータ選択演算
部１２２はＸ座標により選択データＳをＳ＝Ｘ／ｎの演
算を行って出力する。但し、除算は整数除算を行うもの
とし、Ｎは分割される数を示す整数（例えば同図に示す
ように８）として、ｎ＝（Ｘ方向横軸÷Ｎ）とする。
は、図３に示す構成が挙げられる。図３において、１２
３は除算器である。この構成は、図４に示すように、画
面を分割してそれぞれ異なるＸ軸中心の回転を施した効
果を与えるものである。図４において、１２４は分割さ
れた画面である。パラメータ選択演算部１２２が図３に
示すような構成を有する場合には、パラメータ選択演算
部１２２はＸ座標により選択データＳをＳ＝Ｘ／ｎの演
算を行って出力する。但し、除算は整数除算を行うもの
とし、Ｎは分割される数を示す整数（例えば同図に示す
ように８）として、ｎ＝（Ｘ方向横軸÷Ｎ）とする。
【００１９】この場合、Ｘ座標の値に応じて、選択デー
タＳはＯ〜Ｎ−１の間で段階的に変化する。一方、パラ
メータメモリ１２０にはＳ＝Ｏ〜Ｎ−１に応じて、Ｘ軸
中心の回転角度Ａを、 Ａ＝３６０度×Ｓ／Ｎ と設定したパラメータが格納され、パラメータ選択演算
部１２２の出力Ｓに応じて出力される。
タＳはＯ〜Ｎ−１の間で段階的に変化する。一方、パラ
メータメモリ１２０にはＳ＝Ｏ〜Ｎ−１に応じて、Ｘ軸
中心の回転角度Ａを、 Ａ＝３６０度×Ｓ／Ｎ と設定したパラメータが格納され、パラメータ選択演算
部１２２の出力Ｓに応じて出力される。
【００２０】この結果、図４に示すように画面がＸ座標
に応じてＮ個に分割され、それぞれが異なる回転を行う
効果が得られる。
に応じてＮ個に分割され、それぞれが異なる回転を行う
効果が得られる。
【００２１】この実施例によれば、１つの画面において
画素アドレスに応じて複数の異なった座標変換を行うこ
とが可能になり、画面の分割などの特殊効果が得られる
ばかりか、パラメータ選択演算部１２２および効果制御
部１２３のマイクロプロセッサのソフトウェアを変更す
るのみで特殊効果の変更を行えるため大変経済的であ
る。
画素アドレスに応じて複数の異なった座標変換を行うこ
とが可能になり、画面の分割などの特殊効果が得られる
ばかりか、パラメータ選択演算部１２２および効果制御
部１２３のマイクロプロセッサのソフトウェアを変更す
るのみで特殊効果の変更を行えるため大変経済的であ
る。
【００２２】
【発明の効果】以上のように、本発明によれば、画素の
座標値を入力とし、定数パラメータを与えて画素単位で
座標変換をする座標変換手段と、所定の複数組の上記定
数パラメータを記憶する記憶手段と、画素の座標値に従
って、記憶手段が記憶する定数パラメータを選択制御す
る選択演算手段とを有するので、簡単な回路により、１
画面内で複数の座標変換を実現することができる。
座標値を入力とし、定数パラメータを与えて画素単位で
座標変換をする座標変換手段と、所定の複数組の上記定
数パラメータを記憶する記憶手段と、画素の座標値に従
って、記憶手段が記憶する定数パラメータを選択制御す
る選択演算手段とを有するので、簡単な回路により、１
画面内で複数の座標変換を実現することができる。
【図１】本発明の座標変換回路の一実施例を示すブロッ
ク図である。
ク図である。
【図２】図１の座標変換部を示す図である。
【図３】図１のパラメータ選択演算部の一例を示すブロ
ック図である。
ック図である。
【図４】図１のパラメータ選択演算部の一例による効果
を示す概念図である。
を示す概念図である。
【図５】従来技術に依る座標変換回路の一例を示すブロ
ック図である。
ック図である。
Ｘｉ、Ｙｉ 入力座標値 Ｘｏ、Ｙｏ 出力座標値 ａ〜ｆ、ｐ〜ｕ 定数パラメータ １１９ 座標変換部 １２０ パラメータメモリ １２１ パラメータアドレス制御部 １２２ パラメータ選択演算部 １２３ 効果制御部
Claims (2)
- 【請求項１】 画素の座標値を入力とし、定数パラメー
タを与えて画素単位で座標変換をする座標変換手段と、 所定の複数組の前記定数パラメータを記憶する記憶手段
と、 前記画素の座標値に従って、前記記憶手段が記憶する前
記定数パラメータを選択制御する選択演算手段とを有す
ることを特徴とするデジタル特殊効果装置の座標変換回
路。 - 【請求項２】 前記座標変換手段は、ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｐ，ｑ，ｒ，ｓ，ｔ，ｕを定数パラメータ、Ｘ
ｉ，Ｙｉを入力座標値とし、出力座標値（Ｘｏ，Ｙｏ）
が、 Ｘｏ＝（ａＸｉ＋ｂＹｉ＋ｃ）／（ｃＸｉ＋ｄＹｉ＋ｅ） Ｙｏ＝（ｐＹｉ＋ｑＹｉ＋ｒ）／（ｓＸｉ＋ｔＹｉ＋ｕ） で表されることを特徴とする請求項１記載のデジタル特
殊効果装置の座標変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165187A JP2743775B2 (ja) | 1993-06-10 | 1993-06-10 | デジタル特殊効果装置の座標変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165187A JP2743775B2 (ja) | 1993-06-10 | 1993-06-10 | デジタル特殊効果装置の座標変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350916A true JPH06350916A (ja) | 1994-12-22 |
| JP2743775B2 JP2743775B2 (ja) | 1998-04-22 |
Family
ID=15807497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5165187A Expired - Fee Related JP2743775B2 (ja) | 1993-06-10 | 1993-06-10 | デジタル特殊効果装置の座標変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743775B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012060271A1 (ja) * | 2010-11-04 | 2012-05-10 | コニカミノルタオプト株式会社 | 画像処理方法、画像処理装置及び撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134323A (ja) * | 1983-12-21 | 1985-07-17 | Seiko Instr & Electronics Ltd | 座標読取装置 |
| JPH0445491A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | ディジタル特殊効果装置 |
-
1993
- 1993-06-10 JP JP5165187A patent/JP2743775B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134323A (ja) * | 1983-12-21 | 1985-07-17 | Seiko Instr & Electronics Ltd | 座標読取装置 |
| JPH0445491A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | ディジタル特殊効果装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012060271A1 (ja) * | 2010-11-04 | 2012-05-10 | コニカミノルタオプト株式会社 | 画像処理方法、画像処理装置及び撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2743775B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472732A (en) | System for spatially transforming images | |
| US4485402A (en) | Video image processing system | |
| US5384912A (en) | Real time video image processing system | |
| JP2550530B2 (ja) | ビデオ信号処理方法 | |
| US5369735A (en) | Method for controlling a 3D patch-driven special effects system | |
| US4908874A (en) | System for spatially transforming images | |
| US4631750A (en) | Method and system for spacially transforming images | |
| US5410644A (en) | 3D video special effects system | |
| JP2773354B2 (ja) | 特殊効果装置及び特殊効果発生方法 | |
| US5659776A (en) | Method and apparatus for inputting data to a single instruction, multiple data processor used in a television receiving system | |
| JP2558236B2 (ja) | 画像変換メモリ装置 | |
| EP0264961A2 (en) | Television special effects system | |
| JPS6163165A (ja) | ビデオ信号処理装置 | |
| JPH0771226B2 (ja) | テレビジヨン特殊効果装置の補間器 | |
| JPS6191777A (ja) | ビデオ画像形成装置 | |
| JPS60250790A (ja) | ビデオ信号処理回路 | |
| JP3300059B2 (ja) | イメージ処理システム | |
| CA1315005C (en) | Address generator with variable scan patterns | |
| GB2289818A (en) | Programmable video transformation | |
| US5150213A (en) | Video signal processing systems | |
| JP2743775B2 (ja) | デジタル特殊効果装置の座標変換回路 | |
| EP0314250A2 (en) | Video digital analog signal processing and display | |
| JPS6141274A (ja) | デイジタル階調変換装置 | |
| EP0449469A2 (en) | Device and method for 3D video special effects | |
| JP3484763B2 (ja) | 映像データ転送装置およびコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |