JP2813881B2 - ビデオ信号処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明はビデオ信号処理方式に関し、特に例えばテレ
ビジョンにいわゆる演出効果（production effects）を
発生させる方式に関するものである。 英国特許出願第8306789号には、テレビジョン・ラス
タ・フォーマットとして受信された入力ビデオ信号をフ
レーム記憶器の記憶場所に書込むことによって演出効果
が発生されるビデオ信号処理方式が記載されており、そ
の場合、上記記憶場所は、それら記憶場所から上記信号
がテレビジョン・ラスタ・フォーマットとして読取られ
る場合に、上記信号が画像を形状、寸法または位置につ
いてあるいは他のある種の態様で変更するように再配置
されるように選択されるようになされている。入力信号
に対する記憶場所の選択を行うためには、入力信号に対
する記憶場所の選択を行うために、形状記憶器が設けら
れる。この形状記憶器は、所望の効果を得るために入力
ビデオ信号が書込まれるべきフレーム記憶器内の記憶位
置を識別するアドレス信号を、テレビジョン・ラスタ内
の各画素位置に対する位置に含む。従って、この形状記
憶器は、各入来ピクチャ・ポイント・データが記憶され
るべきフレーム記憶器内の場所を画定するデータを記憶
する。テレビジョン・ラスタ・フォーマットで受信され
た入来ビデオ信号が、受信されたラスタ・フォーマット
の順序とは異なる順序でフレーム記憶内の記憶場所に書
込まれる。このようにして、記憶された信号がラスタ・
フォーマットの順序でフレーム記憶器から後に読み出さ
れた時には、画像は形状が変ったように見える。従っ
て、形状記憶器内の形状データがフレーム記憶器への入
来信号の書込みを制御する。画像の所望の形状または他
の特徴を記述する一組のアドレス信号がアドレス・マッ
プと呼ばれる。通常、アドレス・マップは粗く小分割さ
れているにすぎず、例えば１つのフレームの各第８番目
のラインにおける各第８番目の画素に対するアドレスで
構成される。アドレス・マップのシーケンスは変更効果
を発生するように与えられ、１つのシーケンスにおける
一連のマップが例えば各第４番目のフィールドを記述す
る。このようにしてアドレスが粗なグリッドに分布さ
れ、かつ介在画素および介在フィールドに対するアドレ
スを発生するために補間手段が設けられている。これに
よって、アドレスがリアル・タイム（real time）より
も遅い速度で読取られるが、リアル・タイムでフレーム
記憶器に入力ビデオ信号を書込むために補間後に用いら
れうることになる。 記憶されたマップは、コンピュータから形状記憶部に
入れられる。この場合、そのコンピュータは、それに所
望の演出効果を入れることのできるキーボードまたは他
の制御手段を有している。また、そのコンピュータは、
ソフトウェア制御により所望のマップに対するアドレス
を発生するようになされている。映像に発生されうる効
果は、シートを円筒状に丸めること、本のページをめく
ること、あるいは例えばメルカトル式の地図を地球儀状
の地図に変換することのような効果を含む。二次元物体
の画像を三次元物体に変更すること、あるいは空間内物
体を回転させることを含む効果を発生できるようにする
ために、コンピュータはアドレスを三次元で発生し、次
に遠近法を考慮して、画像場所における投影により三次
元アドレスを二次元アドレスに変換するようになされて
いる。 再配列されたビデオ信号が書込まれるフレーム記憶器
における各記憶場所は出力信号テレビジョン・ラスタに
おける１つの画素に対応する。画像処理装置では、処理
されるべき画像を表わすデータはピクセルのアレイとし
て画像記憶器に記憶される。画像記憶器内データは、そ
の画像に変化を生じさせるために操作される。生じさせ
得る１つの変化は、画像の形状またはサイズを変化され
ることである。たとえば画像のサイズが半分にされる場
合には、画像データは、サイズが半分の記憶空間内に圧
縮しなければならない。その圧縮された画像では、ライ
ン１におけるピクセル１は、もとの画像のライン１にお
けるピクセル１と同じ位置をとる。同様に圧縮された画
像のライン１におけるピクセル３は、もとの画像ライン
１におけるピクセル２と同じ位置をとる。しかし、圧縮
された画像のライン１におけるピクセル２が記憶され得
る記憶場所はない。したがって、圧縮された画像のピク
セル１とピクセル３に対する記憶場所の間にピクセル２
に対するデータを拡散させることが必要である。この場
合、最初の画像の上方左隅部の位置と圧縮された画像の
上方左隅部の位置とが一致すしていると仮定されてい
る。しかしながら、一般に、コンピュータにより計算さ
れるアドレスはフレーム記憶器内の記憶場所に合致せ
ず、４つの記憶場所により画成される矩形領域内にあ
る。従って、入力ビデオ信号（入信号ラスタにおける１
つの画素に関する）をフレーム記憶器に書込むと、補間
（この補間は前述したアドレス補間とは異なる）によっ
て信号を４つの記憶場所間に分配することが通常必要で
ある。このことは、マップから直接または補間によって
得られる各アドレスに対して４つまでの記憶場所がアク
セスされなければならないことを意味する。従って、各
記憶場所は、異なるアドレスに応答して複数回アクセス
されなければならない。さらに、出力画像の領域上のマ
ップにおけるアドレスの分布が変化することがあり、そ
の場合には、単位面積当りのアドレスの密度（densit
y）が画像上で異なることになる。これによって、出力
画像に正しくない輝度変化が生ずることになりうる。こ
れは、メルカトール投影型の地図を地球儀状の地図に変
換する場合を考えれば理解できる。その場合には、最初
の地図の頂部を表わすすべてのビデオ信号が、地球の北
極領域で密となるであろう。このような作用を軽減する
ために、フレーム記憶器に書込むのに先立って、アドレ
スの密度に比較してビデオ信号を可変的に減衰させて密
度補償を生じさせるためな手段が設けられる。 前記英国特許出願に記載されている方式は、リアル・
タイムでビデオ信号を発生するための強力な手段を提供
するものであるが、アドレス・マップをオフ・ライン
（off line）で作成しなければならず、作成者は、テレ
ビジョン信号の伝送時に効果を発生する設備を有してい
ないので、１つの特定のプログラムまたは一連のプログ
ラムにつき彼が所望するすべての効果を決定しようとす
ることになる。 本発明によれば、フレーム記憶手段と、一連のピクチ
ャを形成するピクチャ・ポイント信号（picture point
signals）のシーケンスを受信する入力手段と、ラスタ
・フォーマットとして受信される入力ビデオ信号を再配
列するためのアドレス・マップを表わす信号に対する形
状記憶手段と、前記アドレス信号によって画定される画
像形状の動きを発生するように、前記記憶手段から得ら
れたアドレス信号を操作する回路手段よりなるビデオ信
号処理方式が提供される。 前記形状記憶器は三次元アドレス信号を記憶するよう
になされ、かつ前記回路手段は前記信号を三次元で操作
し、更に遠近法を考慮して、画像場所における投影によ
って前記信号を二次元アドレス信号に変換するようにな
されることが好ましい。 本発明は、オフラインで作成されなければならない各
アドレス・マップを設けることによってではなく作成者
がリアル・タイムで連続的動きを連続的に調節できるよ
うにする回路手段を用いてアドレス・マップによって画
定された形状の動きを生じさせることにより、ハードウ
ェアを不当に複雑にすることなく、制御上のより高度の
順応性を実現することができるという認識を基礎として
いる。上記回路手段は、３本の軸線のまわりでの回転、
あるいは三次元での変位、もしくはこれらの組合せを生
ずるようになされるのが好都合である。本発明は、記憶
される必要のあるアドレス・マップの数を減少させ、個
々のアドレス・マップのライブラリおよびそれらのマッ
プのシーケンスを記憶することは依然として必要である
が、発生されうる効果の数は予め定められたマップの数
にはもはや限定されない。操作後において二次元アドレ
スに変換することも、方式の順応性向上に寄与する。 以下図面を参照して本発明につきさらに詳細に説明し
よう。 図面において、数字１はテレビジョン・ラスタとして
アドレスを画定する信号の予め定められたグループを記
憶するための形状ライブラリを示している。そのライブ
ラリは磁気ディスク記憶器の形態をなしており、かつそ
れは１つの形状のマップを形成する粗なグリッドにおけ
る各画素に対する三次元アドレスを記憶するようになさ
れており、そして１つの連続した効果をなす１つのシー
ケンスにおける例えば４番目毎のテレビジョン・フィー
ルドに対して１つのマップが与えられる。１つのアドレ
スの各ディメンションは16ビット・ワードで構成されて
おり、そのワードの１つのビットはフラッグ・ビットで
あるが、それの目的についてはここでは説明する必要は
ない。第２図において、フレームABC（一部分だけが図
示されている）におけるドットはこの方式の入力テレビ
ジョン・ラスタにおける画素位置を表わしている。図示
された画素は各第８番目のライン上の各第８番目の画素
のみで構成されており、記憶器１はこれらの各画素に対
する三次元アドレスを記憶する。フレームABCに対する
アドレス・マップは、１つの形状シーケンスを通じて出
力画像の変換を行うように予め定められたシーケンスを
有するものであるとすると、他のアドレス・マップは、
ABCの後の第４番目のフィールドとして表わされている
Ａ′Ｂ′Ｃ′のような後続のフレームに対して記憶され
る。アドレスが示されている画素のうちの幾つかもこの
フレーム上に示されている。数字２は、キーボードまた
はタッチ・タブレットのような他の入力手段を介して導
入される指令に応答してアドレスを発生するために用い
られるコンピュータを示している。ディスク記憶器１に
対する制御器は数字３で示されている。このディスク記
憶器は勿論、多数の形状マップまたはそれらのマップの
レファレンスを記憶する容量を有している。 ディスク記憶器１から読取られたアドレス信号は、制
御器３を通じて数字７で概略的に示されている切換手段
により選択的に３個の20000ワード形状バッファ記憶部
４、５および６に与えられる。上記切換手段は、それぞ
れ４つのフィールドからなる継続した期間に記憶器１か
ら上記３個のバッファにシーケンスをなしてアドレス・
マップ供給されるように、この方式のためのシーケンサ
によって調整される。従って、上記の期間のうちの任意
の１つの期間のあいだに、上記バッファのうちの２つで
アドレス・マップが得られ、その間に、新しいアドレス
・マップが第３のバッファに書込まれつつある。これに
よって、テレビジョン画素速度に比較して動作速度が相
対的に遅いにもかかわらず、ディスク記憶器をアドレス
するための十分な時間が得られる。今問題にしている期
間のあいだに、アドレス・マップを既に含んでいる２つ
のバッファ、例えば４と５が時間的補間器８に並列に読
込まれる。その時間的補間器８は、補間によって、例え
ば第２図におけるフレームABCからフレームＡ′Ｂ′
Ｃ′までの４つのフィールド期間のそれぞれに１つず
つ、すなわち４つの概略グリッド・アドレス・マップを
発生する。フレーム・タイミングがABCのそれからＡ′
Ｂ′Ｃ′それまで進行する際に、すなわち「時間的」補
間のあいだに、両マップABCおよびＡ′Ｂ′Ｃ′におけ
るアドレスが補間されたマップに多かれ少なかれ寄与す
ることが理解されるであろう。補間器８は英国特許出願
第8306789号に記載された型式のものでありうる。補間
されたアドレス・マップは、フレーム毎に第１の処理回
路９に供給される。 この時点においては、アドレス・マップはまだ粗なマ
ップであり、かつアドレス信号は三次元であることが理
解されるであろう。 処理回路９は、補間器８から受信されたアドレス信号
を操作して、各画像形状の動きの効果を発生するように
なされている。そのようにして操作された信号は第２の
処理回路10に送られる。この処理回路10は、三次元アド
レス信号を遠近法でもって単一の画像平面に関係づけら
れた二次元アドレス信号に変換するようになされてい
る。特定の粗なアドレス・マップによって記述された三
次元形状が、x,yおよびｚのそれぞれにおける64×100の
座標によって表わされているとする。この三次元形状を
移動させるためには、４×４のマトリックス変換が用い
られるが、それらのうち、３つが軸のまわりでの回転を
発生するために、また３つが軸に沿った直線移動を発生
するために用いられる。 ただし、 Ｗ＝cosθ,X＝（−sinθ） Ｙ＝sinθ,Z＝cosθ である。 変位のための変換は次のとおりである。 上記基本変換の数を掛算することにより三次元におけ
る任意所望の移動が得られるが、マトリックス掛算の性
質に基因して、変換が掛算される順序が重要であること
に注意すべきである。処理回路９は、このようにして得
られた運動変換を補間器８から三次元の粗なマップに12
個の係数として与えるようになされている。これらの係
数自体は、マトリックス掛算を実施するようになされた
コンピュータ11で評価される。コンピュータ11で実施さ
れる特定の掛算は、作成者が画像形状の所望の運動を装
置に指示しうるジョイスティックまたは他の手段のオペ
レータ制御によって決定される。粗なマップの１つのラ
インについての操作（特定のフィールドに対する）は次
のようにあらわされうる。 ａ、ｂ、ｃ等の量はマトリックス掛算によって評価さ
れた係数である。ｄ列は実際には用いられず、一般的な
結果として、画像移動を行うための操作後における座標
は、代表的なアドレス（移動後の）▲ｘ^′ _ｉ▼▲ｙ^′ _ｉ
▼▲ｚ^′ _ｉ▼につき次のように表わされうる。 ▲ｘ^′ _ｉ▼＝a₁x_i＋a₂y_i＋a₃z_i＋a4 ▲ｙ^′ _ｉ▼＝b₁x_i＋b₂y_i＋b₃z_i＋b4 ▲ｚ^′ _ｉ▼＝c₁x_i＋c₂y_i＋c₃z_i＋c4 処理回路９によって発生される操作にされたアドレス
を三次元から二次元に変換するに際しての第２の処理回
路10の動作を説明するために第３図を参照しよう。この
図は処理回路９によって計算されたアドレスのｘおよび
ｚ座標ｘ′およびｚ′を示している（ｙ座標ｙ′は図面
では見えない）。直線12は、画像が視映（viewing）の
ために投影されるべき画像平面（テレビジョン受像機の
スクリーン）の位置を表わし、Ｄは視映距離（viewing
distance）を表わす。この図は、正しい遠近法をもって
画像場所に二次元画像を発生するためには、座標ｘ′が
ｘ″に変換されなければならず、それに対応するｙ′座
標も同様にｙ″に変換されなければならないことを示し
ている。すなわち、図面は次のことを示している。 同様にして、 分母 は、すべてのｃ係数に1/Dを予め掛けそしてそれに１を
加えることによって処理回路９内で直接発生される。従
って、上述した▲ｚ^′ _ｉ▼の式を参照すると、 である。 前述のように、１つのアドレスの各ディメンションは
16ビット・ワードで構成されている。処理回路10では、
量1/z″は浮動小数点演算を用いて得られる。小数部は
0.5→１の範囲にあるようになされうるし、その場合に
は、次の近似式 を用いて1/z″を評価することができる。ただし、ａは
ｚ′の８つの最上位ビットで１を割った値である。 ｚ′→０とすると、ｚ″→1,x″→ｘ′ ｚ′→∞とすると、ｚ″→∞,x″→０ 上記のアルゴリズムが適用される態様が第４図および
第５図に示されている。処理回路９を示している第４図
によれば、一時補間器８からの16ビット・ワードの形を
したｘ、ｙおよびｚアドレス信号がバッファ20に供給さ
れ、そして掛算および蓄積回路21に読込まれ、その回路
21では上述したｘ′、ｙ′およびｚ″の評価が実施され
る。各アドレス評価に必要とされる12個の係数は、コン
ピュータ11で上述のように実施されるマトリックス掛算
によって得られ、そして係数RAM22に送られ、このRAM22
から16ビット・ワードとして回路21に与えられる。回路
21からの出力信号は、３個の座標ｘ′、ｙ′およびｚ″
よりなる24ビット・ワードである。これらの信号は、浮
動小数点変換器24に印加されるのに先立って、バッファ
記憶器23に一時点に保持される。変換器24の出力は、１
つのアドレスの各座標につき、出力25における５ビット
の指数と、出力26において送られる16ビットの仮数より
なる。 第２の処理回路10は、第５図に示されているように、
掛算器30と、ルック・アップ・テーブル31を具備してい
る。第４図からの出力26は掛算器30およびルック・アッ
プ・テーブル31に並列に印加される。ルック・アップ・
テーブルは各ｚ座標の仮数に応答して1/z″の仮数を
得、そしてこれを掛算器30に与え、対応するｘ′および
ｙ′仮数を掛算する。これらの積は浮動小数点変換器32
に供給される。処理回路９の出力25に現われる各積のそ
れぞれの指数は、加算器33に加えられ、その場合、早い
方の指数が必要に応じてラッチ34によって遅延される。
この「早い方の指数」はこの実施例ではｚ″の指数であ
る。これについては、処理回路10で行なわれるアルゴリ
ズムについて検討することによって説明できる。処理回
路10は処理回路９からｘ′、ｙ′及びｚ″に対する値を
受取り、かつそれらの値からｘ″およびｙ″の値を計算
する。各計算に対して、処理回路10はｘ′またはｙ′と
ｚ″の指数および仮数を受取る。ｚ″の値を受取ると、
ｚ″の指数値がラッチ34に保持され、そしてルックアッ
プ・テーブル31をアドレスするためにｚ″の仮数が用い
られる。ｘ′の値を受取ると、それの指数がラッチ34内
のｚ″指数に加えられ、そしてｘ′の仮数がルックアッ
プ・テーブル31から供給される1/z″の仮数を掛け算さ
れる。従って、この実施例では、上述のように、この
「早い方の指数」はｚ″の指数ということになる。変換
器32に対する第２の入力およびその変換器のｘ″および
ｙ″出力からの指数の和が、固定点とともに、シフト回
路35に印加される。このシフト回路は発生器37からポス
ト・スクロール信号を受信するが、その発生器37は、コ
ンピュータ11からの指令に応答して、座方の原点を画像
平面の中心からラスタ・スキャンの原点まで移動させ
る。ポスト・スクロール信号は、コンピュータ11からの
指令に応答して発生されるオフセット信号である。この
オフセット信号は座標の原点を画像平面の中心からラス
タ−走査の開始点（上方左隅部）まで移動させる作用を
するものである。したがって、このポスト・スクロール
信号は、座標系間で変換するＸおよびｙのオフセットで
ある。 第１図にもどると、処理回路の10の出力は、入力ラス
タにおける粗なアドレス・グリッド上の画素が出力ラス
タにおいて転送されるべき二次元アドレスよりなり、そ
れらのアドレスは、入力画像に与えられるべき形状と運
動との双方に依存する。これらのアドレスは、交互のフ
ィールド期間のあいだに、他の形状記憶器40および41に
交互に印加され、かつ交互のフィールド期間のあいだで
はあるが、逆の順序で他の形状記憶器40および41に交互
に与えられる。記憶器40および41の読取り回路は、領域
計算を助長するために、領域計算回路42でアドレスが必
要とされる順序に関連したシーケンスにアドレス信号を
リタイム（retime）する作用をする。 リタイムされたアドレス信号は前記計算回路42に読出
される。その計算回路42は、各アドレスにつき、そのア
ドレスにおけるアドレス・グリッドのメッシュの領域を
計算するようになされている。第６図において、所定の
入力画素に対する代表的なアドレスがｘ″,y″であり、
粗なアドレス・グリッドの上方、右方、下方および左方
における画素に対するアドレスはそれぞれ▲ｘ^″ _１▼、
▲ｙ^″ _１▼，▲ｘ^″ _２▼、▲ｙ^″ _２▼、▲ｘ^″ _３▼、▲
ｙ^″ _３▼および▲ｘ^″ _４▼、▲ｙ^″ _４▼である。記憶器
40および41から得られたこれら４つのアドレスは、次の
アルゴリズムを用いてアドレスx,y（便宜上、ダッシは
省略した）におけるメッシュ領域を計算するために、回
路42で用いられる。 領域＝（x₂＋x₁）（y₂−y₁）＋（x₃＋x₂）（y₃−y₂）
＋ （x₄＋x₃）（y₄−y₃）＋x₁＋x₄）（y₁−y₄） 計算は各「粗な」アドレスについて反復される。記憶
器40および41からの数字は、所要の領域計算を生ずるた
めの正しい順序で計算器42に読取られる。領域は符号の
ついた量であることに注意すべきである。 記憶器40および41からのアドレス信号のｘおよびｙ成
分は各ｘおよびｙ補間器44および45に供給されて、入力
信号ラスタにおける各画素につき、各ビデオ信号が出力
信号ラスタで占有すべきアドレスの各ｘおよびｙ成分を
発生する。奇数番目および偶数番目のラインにおける画
素に対するアドレスは交互のフィールド期間のあいだに
発生される。２個の補間器はそれぞれ英国特許出願第83
06789号の第８図に関して説明された補間器と同様のも
のである。１つの画素に対する補間されたアドレスが第
７図に示されているようにx_r、y_rであるとする。前述し
たように、このアドレスは出力ラスタにおける１つの画
素のアドレスと一般的に合致するものではなく、第７図
の代表的な場合に、x_n,y_n;x_n+1,y_n;x_n,y_n+1;および
x_n+1,y_n+1として示されている４つの画素アドレスによ
って画定された矩形内に存在する。各画素に対する補間
されたアドレスx_r、y_rは計算器46（第１図）に印加され
る。この計算器46は、ルック・アップ・テーブルを具備
しうるものであり、各補間されたアドレスにつき、上記
に定義されたような４つの隣接アドレスを表わす信号を
発生しかつそれらの信号をアドレス信号として４つのフ
レーム記憶器47〜50に印加する。計算器46はまた、４つ
のフラクショナル・アドレス信号を発生し、これらのア
ドレス信号は掛算回路51〜54にそれぞれ印加される。こ
れらのフラクショナル・アドレスは、第７図に示されて
いるように隣接アドレスにおける画素に対するアドレス
x_r、y_rにおける画素の重畳領域に関連している。これら
の部分的アドレスは、当業者には公知であるように、種
々の補間機能でもって派生されうる。領域計算器42は、
前述のように、記憶器40および41からのアドレス信号に
よって定義される粗いアドレスにおけるメッシュ領域を
表わす信号を発生する。それらの信号は領域補間器55
（第１図）に印加される。その領域補間器55は、密度補
償係数Ｋと呼ばれる補間された信号を、入力信号ラスタ
における各画素に対して発生するようになされている。
この信号は、掛算回路56に対する接続43を介して、各画
素につき印加される。領域補間器55はまた、各画素に対
するメッシュ領域の符号を表わす信号を、計算器42から
の信号から発生し、その信号は、接続43aを介して２つ
の入力ゲート57および58に印加され、次に述べる理由の
ために、２つの入力ビデオ信号源59および60のうちのど
ちらかを掛算器56に印加するかを選択する。ここでは、
ゲート57が開いており、入力ビデオ信号が入力ビデオ信
号源59から受信され、掛算器56に印加されるものとす
る。係数Ｋを掛算された各画素に対するビデオ信号が４
つの掛算回路51〜54に並列に印加され、そこでフラクシ
ョナル・アドレス（fractional addresses）を掛算され
る。このようにして得られたビデオ信号のフラクション
（fractions）が、第７図に示されているように、記憶
器の各アドレスx_n,y_n;x_n+1,y_n;x_n,y_n+1:およびx_n+1,y
_n+1に印加されて、ビデオ信号についての所望の空間的
補間を発生する。各画素に対する書込み指令信号がコン
ピュータ11により適当な時点で４個の記憶器に並列に印
加される。 記憶器47における入力ビデオ信号の書込みがフレーム
周期を通じて継続するにともなって、各記憶器のすべて
のアドレスが一連のビデオ信号のフラクション部分（あ
る場合には、それは１または０でありうる）を受取るで
あろう。４つのフレーム記憶器47〜50における同じアド
レスは、各アドレスにおいて出力ビデオ信号を形成する
のに必要な４つの入力画素から補間されたフラクション
を受取るであろう。４個のフレーム記憶器における一連
の同一アドレスから４つのフラクション信号を受取るた
めに、接続62を通じて、コンピュータ11から順次的アド
レス信号とそれに対応した読取り指令信号を印加するこ
とによって出力信号が得られる。４つのフラクションが
加算回路63で加算されて出力ビデオ信号を形成する。読
取りは各フレーム記憶器における画素の１つのフィール
ドから生じ、それと同時に、画素の他のフィールドで書
込みが生じ、これらの機能はフィールド速度で交替され
ることがわかるであろう。従って、加算回路63から読取
られたビデオ信号のシーケンスは、記憶器１から読取ら
れたアドレス・マップによって決定された形状変形をと
もなうこと、および処理７および10によって導入されう
るような動きをともなうことを除けば、入力ビデオ信号
と同じ画像を表わす。ビデオ信号のリアドレス（re−ad
dressing）は、出力信号ラスタにおける画素に印加され
るビデオ信号の密度を、画像の形状変更または動きの関
数として変化させうる。しかしながら、掛算56は、画像
における輝度の望ましくない変化を回避するために、信
号密度に逆比例してビデオ信号を増幅または減衰させ
る。 計算器42から得られた領域の符号を表わすコンピュー
タ11からの信号が符号を変更すると、それは、画像が１
つの表面の外側から内側に変化することを示す。例え
ば、処理回路９および10を用いて中空筒状体を回転させ
ると、その筒状体の外表面および内表面の異なる部分
が、その回転の進行にともなって、目に見えるようにな
る。このような状況に対処するために、信号源59および
60がそれぞれ外表面および内表面を表すビデオ信号を与
えるように構成されており、かつ領域符号信号が、その
符号信号に応じて、出力ラスタの異なる画素に対するビ
デオ信号を選択する。

【図面の簡単な説明】 第１図は本発明によるビデオ信号処理装置の１つの実施
例を示すブロック図（この図は２つの部分からなってい
る）、第２図および第３図は第１図に示された装置の部
分の動作説明図、第４図は第１図に示された装置に含ま
れている信号処理回路の詳細を示す図、第５図は第１図
に示された装置における第２の信号処理回路の詳細を示
す図、第６図はこの装置の動作を記述するのに用いられ
る画素アドレスの代表的な構成を示す図、第７図は第１
図に示された装置の動作説明図である。 図面において、１はディスク記憶器、３は制御器、４〜
６はバッファ記憶器、７は切換器、８は一時補間器、
９、10は処理回路、11はコンピュータ、20はバッファ、
22は係数RAM、23はバッファ記憶器、24は浮動小数点変
換器、30は掛算器、31はルック・アップ・テーブル、33
は加算器、34はラッチ、40、41は形状記憶器、42は領域
計算回路、44、45はｙ補間器、46は計算器、47〜50はフ
レーム記憶器、51〜54は掛算回路、55は領域補間器、56
は掛算回路をそれぞれ示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン ロバート ゴードン ノン ワイラ イギリス国バークシヤー、ニユウベリ イ、スピーン、ペン ロード ７ (56)参考文献 特開 昭58−219664（ＪＰ，Ａ) 特開 昭58−96464（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．ビデオ信号処理装置において、 フレーム記憶手段（47、48、49、50）と、 ビデオ・シーケンスにおける一連のビデオ・ピクチャを
   表す多数のピクチャ・ポイント信号を画定するビデオ信
   号を入力する入力手段（59、60）と、 前記ビデオ・シーケンスにおける前記ビデオ・ピクチャ
   の１つを画定する各ピクチャ・ポイント信号に対する前
   記フレーム記憶手段内のアドレスであって前記ビデオ・
   ピクチャの１つの所望形状を画定する予め定められたア
   ドレスを表すアドレス信号を記憶する形状記憶手段
   （１、４、５、６）と、 前記アドレス信号を操作して、前記アドレス信号によっ
   て画定される形状の位置および／または配向の変化を画
   定する被操作アドレス信号を発生する操作手段（９、1
   0、11）と、 前記ビデオ・ピクチャの１つを画定する前記ピクチャ・
   ポイント信号を配列し直しかつそれによって前記ビデオ
   ・ピクチャの１つの形状をアドレス信号によって画定さ
   れる形状に変更するために、前記被操作アドレス信号に
   よって決定される前記フレーム記憶手段の場所に、前記
   入力ビデオ信号における各ピクチャ・ポイント信号を書
   き込む書き込み手段（46）を具備したビデオ信号処理装
   置。 ２．前記操作手段（９、10、11）が前記アドレス信号を
   三次元で操作するための手段（20〜24）を具備している
   特許請求の範囲第１項記載のビデオ信号処理装置。 ３．前記三次元アドレス信号を二次元アドレス信号に変
   換する変換手段（30〜37）をさらに具備し、この変換手
   段は、前記二次元アドレスへの変換時に、遠近法につき
   補正するための手段（30、31）を具備している特許請求
   の範囲第２項記載のビデオ信号処理装置。 ４．前記操作手段が、前記画像形状の回転または直線移
   動を生じさせるようにアドレス信号を操作する手段
   （９）を具備している特許請求の範囲第２項記載のビデ
   オ信号処理装置。 ５．画像形状の所望の動きを生じさせるように前記操作
   手段（９、10、11）を制御するためのオペレータにより
   制御可能な手段をさらに具備している特許請求の範囲第
   １項記載のビデオ信号処理装置。 ６．前記形状記憶手段（１、４、５、６）は、時間的に
   １つのピクチャより多く分離されかつ位置的に１つのピ
   クチャ・ポイントより多くの分離されたピクチャ・ポイ
   ントを表すアドレス信号をも記憶するようになされてお
   り、 かつ前記操作手段（９、10、11）は前記アドレス信号を
   操作して前記分離されたアドレス信号によって画定され
   た画像形状の動きを生じさせるようになされている特許
   請求の範囲第１項記載のビデオ信号処理装置。 ７．前記形状の位置および／または配向の変化を選択す
   るように前記操作手段（９、10、11）を制御するオペレ
   ータによる制御可能な手段をさらに具備した特許請求の
   範囲第６項記載のビデオ信号処理装置。 ８．異なるピクチャに対するアドレス信号を補間する時
   間的補間手段（８）をさらに具備した特許請求の範囲第
   ６項記載のビデオ信号処理装置。 ９．１つのピクチャ・ポイントより多く離間されたピク
   チャ・ポイントに対するアドレスを表すアドレス信号間
   で補間するための空間的補間手段（44、45）をさらに具
   備している特許請求の範囲第６項記載のビデオ信号処理
   装置。 １０．前記時間的補間手段（８）が、前記操作手段の動
   作に先立って、記憶されたアドレス信号に作用するよう
   になされている特許請求の範囲第８項記載のビデオ信号
   処理装置。 １１．前記空間的補間手段（44、45）が、被操作アドレ
   ス信号に作用するようになされている特許請求の範囲第
   ９項記載のビデオ信号処理装置。 １２．複数の分離されたピクチャ・ポイントによって形
   成された領域を計算する領域計算手段（42）をさらに具
   備しており、この計算手段は前記領域に正または負の符
   号をつける手段（55）を具備している特許請求の範囲第
   ６項記載のビデオ信号処理装置。 １３．ピクチャ・ポイントの２つのシーケンスを受け取
   るための入力手段（59、60）と、 ビデオ信号の前記２つのシーケンスのうちの１つを選択
   するためのセレクタ手段（57、58）を具備しており、こ
   のセレクタ手段が前記計算手段によって計算された領域
   の符号に依存する特許請求の範囲第12項記載のビデオ信
   号処理装置。