JPH0462105B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、第１の直交軸に関する画像情報等
の２次元情報を拡大、縮小または回転などの操作
をして第２の直交軸に関する情報に変換するアフ
イン変換（座標変換）演算器に関する。

〔従来の技術〕

例えば、ｘ、ｙ軸に関する情報をｕ、ｖ軸に関
する情報に変換する演算式は、一般に次式の如く
表わされることが知られている。

ｕ＝K₀₀・ｘ＋K₀₁・ｙ＋u₀ ｖ＝K₁₀・ｘ＋K₁₁・ｙ＋v₀ ……(1) こゝに、K₀₀、K₀₁、K₁₀、K₁₁、u₀、v₀は定数
であり、拡大、縮小または回転等の量に応じて適
宜に選択される。

ところで、従来の画像処理等の分野ではかかる
アフイン変換のための演算は、殆んど計算機のソ
フトウエア処理によつて行なわれている。しか
し、この方式では１点の座標を求めるために４回
の乗算と加算がそれぞれ必要になることが(1)式か
らも明らかであり、したがつて画像情報などのよ
うに情報量の多いものはこの処理に多大な時間を
要し、このため画像処理の分野でも特に高速性が
要求される検査装置等では実用にはならないとい
う難点があつた。

そこで、出願人は例えば特開昭54−71947号公
報に示されるようなパターン正規化装置を提案し
ている。これは、特に回転に関する座標変換のた
めの演算をハードウエア化することにより、二次
元パターンの回転の正規化を高速に行なうもので
ある。

〔発明が解決しようとする問題点〕

しかしながら、上記方式における座標変換演算
は、回転角が微小でかつ回転中心を座標原点に限
定する等の制限を付して行なうものであるため、
未だ充分なものとは云い難い。なお、単純には上
記(1)式をそのまゝハードウエア化することも考え
られるが、このようにすると乗算器、加算器が各
４個必要となつて回路が大規模化し、コスト高に
なるという問題がある。

したがつて、この発明は、小規模かつ安価な回
路構成により回転角度等に制限がなく完全なアフ
イン変換が可能な変換演算器を提供することを目
的とする。

〔問題点を解決するための手段〕

座標変換を行なうための乗算器および加算器を
それぞれ２個ずつにすることにより、構成の簡略
化とコストダウンを図る。

〔作用〕

画像情報などの二次元情報を取り扱う場合、通
常は二次元領域を主走査と副走査によつて走査す
る、いわゆるラスタ走査方式が採られ、テレビの
走査方式がこれに当る。こゝで、水平（ｘ）方向
に主走査、垂直（ｙ）方向に副走査を行なうもの
とすると、１つの主走査期間、すなわちｘの始点
座標から終点座標を走査する間は副走査位置、す
なわちｙ座標は変化しないことに着目し、上記の
変換演算式(1)を次式の如く変形する。

Zx＝K₀₁・ｙ＋u₀ Zy＝K₁₁・ｙ＋v₀ ……(2) ｕ＝K₀₀・ｘ＋Zx ｖ＝K₁₀・ｘ＋Zy ……(3) つまり、１つの水平走査線上で考えると、そのと
きの垂直座標ｙは一定であるから、ZxとZyも定
数として扱うことができる。このようにすれば、
(2)、(3)式はいずれも乗算と加算の組み合わせとな
るから、乗算器と加算器を組み合わせたものを二
組（二系列）設け、これを(2)式と(3)式とで切り換
えて（時分割化して）使用する。例えば、水平走
査を開始する前の、いわゆる垂直ブランキング期
間に上記(2)式の演算を行なつてその結果をラツチ
した後、水平走査の有効領域ではｘの値を変化さ
せながら上記(3)式の演算を行なうことにより、
ｕ、ｖの値を求める。

なお、先の(1)式から定数値を省略して ｕ＝K₀₀・ｘ＋K₀₁・ｙ ｖ＝K₁₀・ｘ＋K₁₁・ｙ ……(4) の如く変形することができる。これは原点中心の
アフイン変換で、完全なものとは云えないが実用
上差しつかえない場合がある。したがつて、この
ような場合には、上記(4)式による変換演算式を使
用するようにする。なお、この場合のZx′、Zy′は Zx′＝K₀₁・ｙ Zy＝K₁₁・ｙ ……(5) の如く表わされることは明らかである。

〔実施例〕

第１図はこの発明の実施例を示すブロツク図で
ある。同図において、１１，１２は乗算器、２
１，２２は加算器、３はｘ座標発生器、４はｙ座
標発生器、５０〜５７は定数ラツチ回路、６はオ
アゲート、SW₁〜SW₅は切換器である。

こゝで、ラツチ回路５０，５１，５２，５３，
５４および５７には、それぞれ前記(1)式の定数
K₀₀、K₀₁、K₁₀、K₁₁、u₀およびv₀がラツチされ
ている。したがつて、まず切換器SW₁〜SW₅が図
示とは反対側に切り換わつているときは、乗算器
１１，１２ではK₀₁・ｙ（K₁₁・ｙ）なる量が得ら
れ、加算器２１，２２ではK₀₁・ｙ＋u₀（K₁₁・ｙ
＋v₀）、すなわちZx（Zy）が得られ、これがラツ
チ回路５５，５６にラツチされる。これによつ
て、先の(2)式の演算が行なわれる。

次いで、切換器SW₁〜SW₅を図示の位置に戻
し、ｘ座標発生器３より順次ｘ座標位置を発生さ
せて行くと、乗算器１１，１２ではK₀₀・ｘ
（K₁₀・ｘ）が、また加算器２１ではこの値とラ
ツチ回路５５，５６にてラツチされたZx（Zy）と
が加算される結果、先の(1)式にて示されるｕ（ｖ）
の値が順次計算される。

すなわち、実際に画像などを走査する場合、通
常はｙを始点座標に置き、ｘを始点座標から終点
座標まで順次走査が行なわれ、ｘが終点座標に到
達するとｙ座標を＋１し、ｘ座標を始点座標に戻
すことが行なわれる。この期間は垂直帰線消去
（垂直ブラツキング）期間と呼ばれ、一定の空き
時間となるので、この期間を利用して(2)式のZx、
Zyの計算を行なう一方、ｘ軸方向の走査期間中
にはこのブラツキング期間中に求められたZx、
Zyの値を用いて(3)式で表わされるｕ、ｖの値を
順次計算するようにしたものである。

なお、ｘ、ｙ座標空間、ｕ、ｖ座標空間および
演算桁数等は有限であるため、計算の結果がｕ、
ｖ座標空間内かどうかのチエツクを行ない、これ
がその座標空間外となるときはオアゲート６を介
して無効信号ｎを出すようにする。また、演算桁
数はｘ、ｙおよびｕ、ｖ座標空間を充分カバーし
得るだけの桁数を確保するようにする。

〔発明の効果〕

この発明によれば、データラツチ回路および切
換器を設けることにより、高価なLSIである乗算
器、加算器が各４個必要なところが各２個で済む
ため構成が簡素化され、小形およびコンパクト
化、さらには低コスト化を図り得る利点がもたら
されるものである。また、従来主としてソフトウ
エアによつて行なわれていた座標変換演算をハー
ドウイアによつて行なうようにしたので、例えば
256（2⁸）×256領域の変換時間が10^-4〜10^-6程度に
まで高速化し得るようになつた。さらには、一般
的な座標変換式を用いものであるから格別の制約
がなく、任意の変換が可能となる。

【図面の簡単な説明】

第１図はこの発明の実施例を示すブロツク図で
ある。 符号説明、１１，１２……乗算器、２１，２２
……加算器、３……ｘ座標発生器、４……ｙ座標
発生器、５０〜５９……定数ラツチ回路、６……
オアゲート、SW₁〜SW₅……切換器。

Claims (1)

1. 【特許請求の範囲】 １ 第１の直交軸ｘ、ｙに関する座標情報を、第
   ２の直交軸ｕ、ｖに関する座標情報に変換するた
   め、 ｕ＝K₀₀・ｘ＋K₀₁・ｙ＋u₀ ｖ＝K₁₀・ｘ＋K₁₁・ｙ＋v₀ （但し、K₀₀、K₀₁、u₀、K₁₀、K₁₁、v₀はそれぞ
   れ定数） なる演算式に従つて演算する座標変換演算器にお
   いて、 定数K₀₀のラツチと、定数K₀₁のラツチと、前
   記両ラツチ間を切り換えて出力する第１の切換器
   と、 ｘ座標発生器と、ｙ座標発生器と、前記両座標
   発生器間を切り換えて出力する第２の切換器と、 定数K₁₀のラツチと、定数K₁₁のラツチと、前
   記両ラツチ間を切り換えて出力する第３の切換器
   と、 前記第１の切換器の出力と第２の切換器の出力
   とを取り込んで乗算を行う第１の乗算器と、前記
   第３の切換器の出力と第２の切換器の出力とを取
   り込んで乗算を行う第２の乗算器と、 定数u₀のラツチと、定数Zxのラツチと、前記
   両ラツチ間を切り換えて出力する第４の切換器
   と、 定数v₀のラツチと、定数Zyのラツチと、前記
   両ラツチ間を切り換えて出力する第５の切換器
   と、 前記第１の乗算器の出力と第４の切換器の出力
   とを取り込んで加算を行い、結果を、後述のｙ座
   標について演算しているときには、前記定数Zx
   のラツチに書き込み、ｘ座標について演算してい
   るときには書き込まない第１の加算器と、 前記第２の乗算器の出力と第５の切換器の出力
   とを取り込んで加算を行い、結果を、後述のｙ座
   標について演算しているときには、前記定数Zy
   のラツチに書き込み、ｘ座標について演算してい
   るときには書き込まない第２の加算器と、を具備
   し、 前記第１の切換器を定数K₀₁のラツチ側へ、前
   記第２の切換器をｙ座標発生器側へ、前記第３の
   切換器を定数K₁₁のラツチ側へ、前記第４の切換
   器を定数u₀のラツチ側へ、前記第５の切換器を定
   数v₀のラツチ側へ、それぞれ倒した後、前記ｙ座
   標発生器から、発生すべき一定範囲のｙ座標の中
   の一つの座標値を発生させて演算を行い、 次に前記第１乃至第５の切換器をそれぞれ反対
   側に倒した後、前記ｘ座標発生器から、発生すべ
   き一定範囲のｘ座標を始点座標から終点座標まで
   順次発生させて演算を行い、終点座標に達した
   ら、前記第１乃至第５の切換器をそれぞれ元に戻
   し、前記ｙ座標発生器から、次の一つの座標値を
   発生させて演算を行い、 次に前記第１乃至第５の切換器をそれぞれ反対
   側に倒した後、前記ｘ座標発生器から、発生すべ
   き一定範囲のｘ座標を始点座標から終点座標まで
   順次発生させて演算を行い、 以下、これを繰り返すことにより、前記第１及
   び第２の加算器から所望の前記第２の直交軸ｕ、
   ｖに関する座標情報を得ることを特徴とする座標
   変換演算器。 ２ 特許請求の範囲第１項記載の座標変換演算器
   において、定数u₀が数値０であつて、前記定数u₀
   のラツチに数値０が設定されていることを特徴と
   する座標変換演算器。