JPS586977B2 - アドレス指定回路 - Google Patents

Description

【発明の詳細な説明】 本発明はデイジタル画像処理装置に係り、特に画像記憶
装置に対する画素番地指定を行なうアドレス指定回路に
関する。

デイジタル画像処理においては、処理の対象となる画素
データを画像データ記憶装置より取り出す場合、画像デ
ータ記憶装置に対しランダムにアクセスされることは少
なく、ある特定の規則に従ってアクセスされることが多
い。

通常ラスタ走査の順序に従うアクセスが最も多く、また
画像の拡大、縮少、回転などのアフイン変換に基くアク
セスも多い。

本発明の目的は、画像記憶装置に対する画素番地の指定
方式のうち最も多く用いられるラスク走査およびアフイ
ン変換式に基く画素番地指定を高速に計算し、しかも近
傍の画素に対するアクセスも高速に行なうことのできる
アドレス指定回路を提供するにある。

一般に二次元的に配列されている画像記憶素子の番地は
２つの整数値の組（Ｘ，Ｙ）で表わすことができる。

今、画像記憶素子に対するアクセスを２つの独立な整数
変数の組（Ｉ，Ｊ）に基いて行ない、（Ｉ、Ｊ）につい
てはラスク走査を行なうとする。

つまり（Ｉ、Ｊ）＝（０，０）から出発し、Ｉが１づつ
増加して最大のとり得る値になった時Ｉを０に戻してＪ
を１だけ増加させるという番地指定方式をとるとする。

本発明は、（Ｉ、Ｊ）に対して実際に画像記憶装置にア
クセスされる番地（Ｘ，Ｙ）が線形な関数関係にある場
合、これを簡潔かつ高速に計算する回路を与えるもので
ある。

一方、画像処理においては、現在注目している画素の近
傍の画素データを必要とすることが多い。

本発明は、このような近傍に対するアクセスを現在のア
ドレス値を破壊することなく効率的に実行する回路をも
与えるものである。

本発明は、２つの独立変数（Ｉ、Ｊ）による２次元デイ
ジタル画像配列に対するアドレス指定回路であり、現在
のアドレスを記憶する手段と、２つの独立変数のうちの
一方が１だけ増加したときのアドレスの増分を記憶する
手段と、上記二つの記憶内容を加算する手段と、この加
算結果を現在のアドレス値として更新する手段と、上記
独立変数の一方が初期化されたときに現在のアドレス値
を初期化し、この値を記憶する手段と、他方の独立変数
が１だけ増加したときの初期値の増分を記憶する手段と
、上記増分を初期値に加算して初期値を更新する手段を
有することに特徴がある。

更に、一定値を記憶する手段と、この一定値と現在アド
レス値とを加算する手段と、この加算結果と現在アドレ
ス値とのいずれかを選択する手段を有し、この選択結果
を画像配列に対するアドレス値とすることに特徴を有す
る。

さて（Ｉ、Ｊ）と（Ｘ，Ｙ）の関数関係が線形であれば Ｘ＝ａＩ＋ｂＪ＋ｃ （１） Ｙ＝ｄＩ＋ｅＪ＋ｆ と書ける。

ここでａ，ｂ，ｃ，ｄ，ｅ、ｆは定数である。

このとき、Ｉが１だけ増加したときのＸとＹの増分をそ
れぞれΔＸＩ、ΔＹＩとするとΔＸＩ＝｛ａ（Ｉ＋１）
＋ｂＪ＋ｃ｝−｛ａＩ＋ｂＪ＋ｃ｝＝ａ （
２）ΔＹＩ＝｛ｄ（Ｉ＋１）＋ｅＪ＋ｆ｝−｛ｄＩ＋ｅ
Ｊ＋ｆ｝＝ｄ （３）となり、Ｊが１だけ増
加したときのＸとＹの増分ΔＸＪ、ΔＹＪは ΔＸＪ＝ｂ （４） ΔＹＪ＝ｅ （５） となる。

したがって、（Ｉ，Ｊ）がラスク走査に従い変化するな
らば、対応する（Ｘ，Ｙ）を遂次（１）式に基き計算す
ることができる。

第１図は本発明の一実施例を示すもので、Ｘアドレスを
計算する回路を表わしている。

Ｙアドレスについても全く同じ構成の回路を用いること
ができるのでその説明は省略する。

図中１はＸアドレスの現在値を記憶するレジスタであり
、２および３はそれぞれ増分ΔＸＩ、ΔＸＪを記憶する
レジスタである。

レジスタ１と２の内容は加算器４で加算され、その結果
はマルチプレクサ５を通してレジスタ１に戻されている
。

ここで、マルチプレクサ５の選択信号Ｓ２は通常加算器
４の値をレジスタ１へ転送するようにしておく。

Ｓ１はレジスタ１に対するロード信号であり、信号Ｓ１
によりレジスタ１と２の内容の加算結果がレジスタ１に
ロードされ、Ｘアドレスの値が更新されることになる。

つまりＩの増加が信号Ｓ１で実現されている。

６はＩを０に戻してＸアドレス値を初期化するための値
を記憶するレジスタであり、レジスタ６と３の内容は加
算器７によって加算され、ロード信号Ｓ３によりレジス
タ６の値が更新される。

変数Ｉの場合と同様にＪの増加が信号Ｓ３により実現さ
れている。

すなわちレジスタ６には初期値としてＩ＝Ｊ＝０に対応
するＸの値Ｘ＝ｃが設定されており、Ｊが１だけ増加す
ることを示す信号Ｓ３が入るとレジスタ６の内容がΔＸ
Ｊだけ更新されると同時にマルチプレクサ５の選択信号
Ｓ２が反転され、レジスタ１へはレジスタ６の値が転送
され、信号Ｓ１を加えることによりレジスタ１の値が初
期化される。

８はＸアドレスの現在値に対する修正値を記憶するレジ
スタである。

９は信号Ｓ４の制御のもとにレジスタ１と８の内容を加
算するか、減算するかあるいはレジスタ１の内容をその
まま出力するかが選択できるような演算器であり市販の
算術論理演算素子はこのような機能を持っている。

レジスタ８の内容と制御信号Ｓ４により、レジスタ１の
内容を破壊することな《種々の番地指定が可能となる。

例えばレジスタ８の値が０．５であるとし、信号Ｓ４を
加算のモードにすればレジスタ１を四捨五入して整数化
し、これを画像記憶素子に対するＸアドレスとすること
ができる。

あるいはレジスタ８の値を１．０とし信号Ｓ４により加
算するモードと通過するモードとを切りかえて２回アク
セスすればレジスターの示す値の両側の２つの画素をア
クセスすることができる。

この時Ｘアドレスの現在値を破壊しないことが大きな利
点となる。

ＸアドレスだけでなくＹアドレスについても上記の機能
を組合せると、第２図に示すように、（１）式で計算さ
れる（Ｘ，Ｙ）の点を囲む４つの画素を順次アクセスす
ることが可能となる。

第２図において点１０は（１）式で計算される（Ｘ，Ｙ
）の点（アドレス）を示し、点１１，１２，１３，１４
はそれぞれ（〔Ｘ〕、〔Ｙ〕）、（〔Ｘ〕＋１、〔Ｙ〕
）、（〔Ｘ〕、〔Ｙ〕＋１）、（〔Ｘ〕＋１、〔Ｙ〕＋
１）を示す。

ここに記号〔 〕は切り捨て操作を示す。

点１１をアクセスするためにはＸとＹの両方のアドレス
制御回路において信号Ｓ４を通過のモードにし、点１４
をアクセスするためには両方のＳ４を加算のモードにし
、点１２，１３は一方のＳ４を通過のモードに他方のＳ
４を加算のモードにすることによりアクセスすることが
できる。

次に画像の回転を例にとって上記実施例の動作説明する
。

入力画像の画素配列を（Ｘ，Ｙ）で表わし、出力画像の
画素配列を（Ｉ，Ｊ）で表わすと Ｘ＝Ｉｃｏｓθ−Ｊｓｉｎθ＋Ｊ０ｓｉｎθ−Ｉ０ｃｏ
ｓθ＋Ｘ０（６） Ｙ＝Ｉｓｉｎθ＋Ｊｃｏｓθ−Ｊ０ｃｏｓθ−Ｉ０ｓｉ
ｎ＋Ｙ０となる。

ここでθは回転角で時計まわりを正とし、（Ｘ０，Ｙ０
）と（Ｉ０，Ｙ０）は各々入力画像と出力画像の回転の
中心である。

（６）式と（１）式を対応づけると、 ａ＝ｃｏｓθ ｂ＝−ｓｉｎθ ｃ＝Ｊｏｓｉｎθ−Ｉｏｃｏｓθ＋Ｘ０ ｄ＝ｓｉｎθ （７） ｅ＝ｃｏｓθ ｆ＝−Ｊ０ｃｏｓθ−Ｉｓｉｎθ＋Ｙ０ であり、これらの値をＸアドレスとＹアドレスの指定制
御回路の各々のレジスタ２と３と６に設定する。

その上で、（Ｘ，Ｙ）で指定された画素データを入力画
像記憶装置より得て、（Ｉ，Ｊ）で指定された出力画像
記憶素子に転送し、これを可能な（Ｉ，Ｊ）の組につい
て行なえば出力画像記憶装置には回転した画像が得られ
る。

（６）式に従う各（Ｉ，Ｊ）に対する（Ｘ，Ｙ）の値は
一般に整数でないが第２図に示すような（Ｘ，Ｙ）を囲
む４つの格子点を上記の方法により順次アクセスし、公
知の内挿式を用いて（Ｘ，Ｙ）に与えるべき画像の濃度
値を算出し、これを出力画像の（Ｉ，Ｊ）画素の値とす
ることも可能である。

以上のように本発明によれば、画像記憶素子に対してア
フイン変換式に基くアドレス指定を加算操作だけで高速
に行うことができ、しかも、指定された画素の近傍への
アクセスを現在のアドレス値を破壊することなく実行す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は近傍画素
の位置を示す概念図である。 １・・・・・・現在値レジスタ、２，３・・・・・・増
分レジスタ、４，７・・・・・・加算器、５・・・・・
・マルチプレクサ、６・・・・・・初期化レジスタ、８
・・・・・・修正値レジスタ、９・・・・・・演算器。

Claims (1)

1. 【特許請求の範囲】 １ ２つの整数のアドレスの組（Ｘ，Ｙ）で表わされる
   ２次元の入力デイジタル画像を、これと線形関係にある
   ２つの整数の組（Ｉ、Ｊ）で表わされる２次元の出力デ
   イジタル画像に変換するためのアドレス指定回路におい
   て、前記出力デイジタル画像を指示する整数の組（Ｉ、
   Ｊ）を独立変数としてラスク走査する手段と、現在のア
   ドレスを記憶する手段と、前記独立変数の一方が１だけ
   増加したときのアドレスの増分を記憶する手段と、これ
   らの手段の記憶内容を加算する手段と、この手段によっ
   て得られた加算結果を現在のアドレス値として更新する
   手段と、前記一方の独立変数が初期化されたときに前記
   現在のアドレス値を初期化するための初期アドレス値を
   記憶する手段と、前記独立変数の他方が１だけ増加した
   ときの前記初期アドレス値の増分を記憶する手段と、こ
   の手段によって記憶された増分及び前記初期アドレス値
   とを加算とし初期アドレス値を更新する手段とを備えた
   ことを特徴とするアドレス指定回路。 ２ ２つの整数のアドレスの組（Ｘ，Ｙ）で表わされる
   ２次元の入力デイジタル画像を、これと線形関係にある
   ２つの整数の組（Ｉ、Ｊ）で表わされる２次元の出力デ
   イジタル画像に変換するためのアドレス指定回路におい
   て、前記出力デイジタル画像を指示する整数の組（Ｉ，
   Ｊ）を独立変数としてラスク走査する手段と、現在のア
   ドレスを記憶する手段と、前記独立変数の一方が１だけ
   増加したときのアドレスの増分を記憶する手段と、これ
   らの手段の記憶内容を加算する手段と、この手段によっ
   て得られた加算結果を現在のアドレス値として更新する
   手段と、前記一方の独立変数が初期化されたときに前記
   現在のアドレス値を初期化するための初期アドレス値を
   記憶する手段と、前記独立変数の他方が１だけ増加した
   ときの前記初期アドレス値の増分を記憶する手段と、こ
   の手段によって記憶された増分及び前記初期アドレス値
   とを加算とし初期アドレス値を更新する手段と、修正値
   を記憶する手段と、この手段が保持する修正値及び前記
   現在のアドレス値とを加算する手段と、この手段による
   加算結果及び前記現在アドレス値とのいずれかを選択出
   力する手段とを備えたことを特徴とするアドレス指定回
   路。