JPH0435792B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、画素に対して演算処理を行う近傍画
像処理装置に関する。

（従来の技術） 従来画像の近傍演算において第２図のような構
成のマスク処理装置が多く用いられてきた。

この構成では、TVカメラまたは画像メモリよ
りシーケンシヤルに読み出された画像データを水
平１ライン分に相当するシフトレジスタを複数本
直列に接続してある。

そして、その中間点より読み出しタツプ用レジ
スタにロードを行い、並列に読み出した近傍デー
タ（第２図では３×３近傍の場合を示してある。）
を演算器アレイ等に入力し、パイプライン的に演
算を行つてその出力を１つずつシーケンシヤルに
得るというのが常であつた。

このシーケンシヤル出力はそのままデイスプレ
イされたり、または画像メモリに書き込まれ、以
後の処理を待つこととなる。

（発明が解決しようとする問題点） 前述した、従来のシフトレジスタを用いたマス
ク処理装置では以下のような問題があつた。

演算は一回の処理に対し固定されており、画
像の全面に対し均一な処理となるために画像の
各部分各々に対し演算を可変することは困難で
ある。

シフトレジスタが固定長となるため、マスク
領域の形状を変えることが難しい。

前記，に関し、現在実行中の演算結果に
よりそれを一画素おきにすぐに変えることが非
常に難しい。

シーケンシヤルに画像を入力せねばならない
ため、ランダムな順序で処理近傍を移動させる
ことができない。

より大きなマスクに対しては、ハードウエア
の追加が必要となることが多い。

本発明の目的は、前述の装置の欠点を解決で
き、かつ高速にフレキシブルな処理を行うことが
できる近傍画像処理装置を提供することにある。

（問題を解決するための手段） 前記目的を達成するために、本発明による近傍
画像処理装置は、プログラム格納用メモリ、アド
レス演算器、センタプロセツサ、複数のバツフア
メモリよりなるバツフアメモリ部、前記バツフア
メモリ部の各バツフアメモリに対応して密結合さ
れている演算器よりなる演算部、データ集積器、
集積判定器、プログラムシーケンサを含む近傍画
像処理装置であつて、 前記アドレス演算器によりプログラムの各ステ
ツプごとにプログラムより指定されるかまたはア
ドレス演算器部のレジスタ中の値により指定され
た画像近傍領域の中心点およびその形状の情報か
らその対象とする領域の画素の座標を多点同時に
並列に算出し、 前記バツフアメモリ部で前記アドレス演算器に
おいて算出されたアドレスにより各バツフアメモ
リに記憶されている画像データを同時並列に多点
のデータを読み出し、 前記センタプロセツサで近傍領域の中心座標よ
り読み出された画素の値に対してその値に基き大
小比較、その画素値から数値また理論演算によつ
て判定を行つてそれを前記演算部の演算器に伝達
し、 前記演算部の演算器で前記センタプロセツサに
おける判定結果および前記バツフアメモリ部にお
いて読出された各画素の値に基き同時並列にプロ
グラムにより指定された論理算術演算を行い複数
の結果を同時に出力し、 前記データ集積器で前記演算器において出力さ
れた複数個の結果を基に論理算術演算を行つて単
一の値の結果を算出し、 前記集積判定器で前記演算部において出力され
た複数個の結果に基き論理演算によりそのデータ
列の全体的性質を多値のコード化された値として
出力し、その結果をステータスとしてプログラム
シーケンサに伝え、次の処理の分岐条件にするか
あるいは前記センタプロセツサにより論理算術演
算のオペランドとするように構成されている。

（実施例） 以下、図面等を参照して本発明をさらに詳しく
説明する。

第１図は本発明による近傍画像処理装置の実施
例を示すブロツク図である。

アドレス演算器MAPは、プログラムの各ステ
ツプごとにマイクロプログラムメモリMMにより
指定されるか、またはアドレス演算器MAPまた
はセンタプロセツサCPに内蔵されたレジスタ値
により指定された、画像近傍領域の中心点および
その形状の情報から、その対象とする領域の画素
の座標を多点同時に並列に算出する。

この実施例ではこのアドレス演算器MAPとし
て加算器のアレイを用いる。

バツフアメモリ部（CASH０〜ｎ）の各バツフ
アメモリは演算器部PUの対応する各演算器（CP
１〜ｎ）に接続されてそれぞれ独立したバツフア
メモリを形成している。

すなわち各バツフアメモリ（CASH０〜
CASHn）はそれぞれセンタプロセツサCPおよび
各演算器群（PU１〜PUn）にバスを介さずに直
接、密結合されている。

これは一種の高速なキヤツシユメモリであり、
システムの低速なバスを介在して粗結合している
メモリではなく、そのプロセツサ専属のメモリで
ある。

また各々のバツフアメモリ（CASH０〜
CASHn）のアドレスは各々異なつてもよく、ア
ドレス演算器MAPより独立、同時並列に与えら
れる。前記各演算器（PU１〜ｎ）は、前記アド
レス演算器MAPにおいて算出されたアドレスに
より同時並列に多点の画像データを読み書きでき
る演算器である。

各演算器（PU１〜ｎ）は３つの入力のうちの
いくつかから一つの演算結果を算術論理演算によ
り得る。例えばTTL回路により実現されるよう
な演算器である。

センタプロセツサCPは、近傍領域の中心座標
より読み出された画素の値に対し、その値に基
き、ある判定を行つてそれを下位の演算器（PU
１〜ｎ）へ伝える。

センタプロセツサCPは一つの入力結果より、
一つの出力の演算フラグを出力するような、例え
ば通常のTTLによるALUでもよい。

中心点の座標は必ずしも対象近傍領域の厳密な
中心点でなくてもよい。アドレス演算器MAPに
よりそれぞれ各点のアドレスを発生するためのレ
フアレンスとなればよいので、領域内または外の
任意の点の座標値を選択することができる。

演算器（PU１〜ｎ）はセンタプロセツサCPに
おける判定結果および前記バツフアメモリ部
CASHにおいて読み出された各画素の値に基き、
同時並列にプログラムにより指定された論理算術
演算を行い、それぞれ演算の結果を同時に出力す
る。

データ集積器DCは、前記各演算器（PU１〜
ｎ）において出力された複数個の結果を基に単一
の結果を算出し、それを出力する。

この実施例ではこのデータ集積器として、例え
ば加算器アレイを使用する。

データ集積器DCは例えば、第２図の演算器群
にあるようなトリー状の加算器でも実現できる。

集積判定器FCは、前記データ集積器DCにおい
て出力された複数個の結果に基きある論理演算に
より、その状態を多値のコード化された値として
出力する。集積判定器FCは例えば、プログラマ
ブルロジツクアレイにより構成されている。

プログラムシーケンサPSは、前記集積判定器
FCにおいて得られた判定コードを基に次のマイ
クロプログラムステツプを決定する。

この実施例ではこのデータ集積判定器としてメ
モリによるルツクアツプテーブル等を用いる。

プログラム格納用メモリMMには本装置の実行
すべきプログラムが格納されている。

このマイクロプログラムメモリMMより出力さ
れるプログラム出力はCP，PU，CASH，DC，
FCおよびPSを制御する。

本装置の動作例を、濃淡画像に対する微小な孤
立点の除去を例にして説明する。

除去される点は３×３の近傍マスクを考え、そ
の中心点に対し 最隣接８近傍のすべての画素が、与えられた
閾値以上であり、かつ中心点がその閾値以下で
あれば中心点に対し、８近傍の平均値を代入
し、 または８近傍のすべてが閾値以下でかつ中心
値が閾値以上であれば中心点に０を代入するも
のとする。

それ以外に関しては何もしない。

その結果はバツフアメモリCASH０にストアさ
れる。

そのメモリ内はソース領域およびデイテイネー
シヨン領域に分かれているものとする。

手順は以下のようになる。

（ステツプ ０） アドレス演算器MAPにより対象となる画像領
域中のすべての画素に対する座標を発生しなが
ら、それを中心座標としてその近傍座標に対する
メモリアドレスを発生する。

（ステツプ １） 一つの近傍のアクセスに対し、センタプロセツ
サCPに入力された値がその閾値を越えているか
いないかをセンタプロセツサCPに出力して演算
器PUおよびプログラムシーケンサPSに伝える。
また同時に演算部PUのすべてでその閾値判定を
行つた結果を集積判定器FCに伝える。

それらの情報により、PSは次のマイクロプロ
グラムシーケンサを決定する。

（ステツプ ２） 前述、、の条件により、演算部PUを経
由し、データ集積器DCにより算出された平均値、
またはデータ集積器DCにより発生された定数値
０またはセンタプロセツサCP内にラツチされた
中心値にいずれかをCASH０の対応するデステイ
ネーシヨンアドレスへ書き込む。

（ステツプ ３） 以上の操作をすべての画素に対して行い、処理
を終了する。

次に３×３のマスク処理の手順を説明する。

（ステツプ ０） マイクロプログラムメモリより次の内容をロー
ドして初期化を行う。

マスクの重みを各演算器内のレジスタへロー
ドする。

アドレス演算器内へそのアドレス発生の制御
情報を入力する。

アドレス演算器に発生するマスクアドレスの
中心座標よりの偏差値をロードする。

（ステツプ １） 外部入力バスよりデータ集積器DCをバイパス
してバツフアメモリ０〜８の９個にそれぞれ処理
対象全画面を入力する。

（ステツプ ２） アドレス演算器MAPで同時に注目する点およ
びその近傍の９個の異なるアドレスを発生し、各
バツフアメモリの内容を同時に読み出す。

（ステツプ ３） それらの読み出されたデータに対し、各演算器
により対応するマスクの内容をかけ算してデータ
集積器DCへ入力する。

（ステツプ ４） データ集積器よりそれらの総和を求めバツフア
メモリの対応するアドレスに書き込む。

以上をステツプ２〜４まで全面にわたり繰返し
結果を得る。

（発明の効果） 本発明による近傍画像処理装置は以上のように
構成され動作するものであるから、従来の装置で
は処理ごとに個別のハードウエアを用意していた
ものが、本装置では単一のハードウエアで高速に
実現され、汎用性に優れ、少ない実行ステツプ数
で容易に実現可能である。

各々のステツプ数に対し、演算の種類を容易
に可変できる。

各々のステツプに対し、演算の結果をフイー
ドバツクできる。

各々のステツプに対し、ランダムに処理対象
領域を変化、スキツプできる。

各々のステツプに対し、出力した演算結果を
すぐに再度参照できる。

処理プログラムの書き方、バツフアメモリの
使用法によつては各々のプロセツサが独立して
並列に処理を行うことができる。

また本装置においては画像メモリ本体ではな
く、各プロセツサに密結合したバツフアメモリに
その内容をコピーした後、アドレスプロセツサに
より直接アドレスを与えて高速にその読み出しお
よび演算を実行することにより、処理速度を上げ
ることができる。

【図面の簡単な説明】

第１図は本発明による近傍画像処理装置の実施
例を示すブロツク図である。第２図は、従来の代
表的な近傍画像処理装置の構成例を示すブロツク
図である。 MM……マイクロプログラム格納用メモリ部、
MAP……アドレス発生用演算器、CP……センタ
プロセツサ、PU１〜PUn（ｎ＝任意の整数）…
…演算部を形成する演算器（１〜ｎ）、CASH０
〜CASHn……密結合高速バツフアメモリ部（０
〜ｎ）、DC……データ集積器、FC……集積判定
器、PS……マイクロプログラムシーケンサ。

Claims (1)

1. 【特許請求の範囲】 １ プログラム格納用メモリ、アドレス演算器、
   センタプロセツサ、複数のバツフアメモリよりな
   るバツフアメモリ部、前記バツフアメモリ部の各
   バツフアメモリに対応して密結合されている演算
   器よりなる演算部、データ集積器、集積判定器、
   プログラムシーケンサを含む近傍画像処理装置で
   あつて、 前記アドレス演算器によりプログラムの各ステ
   ツプごとにプログラムより指定されるかまたはア
   ドレス演算器部のレジスタ中の値により指定され
   た画像近傍領域の中心点およびその形状の情報か
   らその対象とする領域の画素の座標を多点同時に
   並列に算出し、 前記バツフアメモリ部で前記アドレス演算器に
   おいて算出されたアドレスにより各バツフアメモ
   リに記憶されている画像データを同時並列に多点
   のデータを読み出し、 前記センタプロセツサで近傍領域の中心座標よ
   り読み出された画素の値に対してその値に基き大
   小比較、その画素値から数値また理論演算によつ
   て判定を行つてそれを前記演算部の演算器に伝達
   し、 前記演算部の演算器で前記センタプロセツサに
   おける判定結果および前記バツフアメモリ部にお
   いて読出された各画素の値に基き同時並列にプロ
   グラムにより指定された論理算術演算を行い複数
   の結果を同時に出力し、 前記データ集積器で前記演算器において出力さ
   れた複数個の結果を基に論理算術演算を行つて単
   一の値の結果を算出し、 前記集積判定器で前記演算部において出力され
   た複数個の結果に基き論理演算によりそのデータ
   列の全体的性質を多値のコード化された値として
   出力し、その結果をステータスとしてプログラム
   シーケンサに伝え、次の処理の分岐条件にするか
   あるいは前記センタプロセツサにより論理算術演
   算のオペランドとするように構成した近傍画像処
   理装置。